位置：首页 > IC型号导航 > 首字符F型号页 > 首字符F的型号第91页 > F49L800UA-70T > F49L800UA-70T PDF资料 > F49L800UA-70T PDF资料1第17页
ESMT
7.4更多的设备操作
硬件数据保护
解锁周期的命令序列要求
编程或擦除数据提供保护，防止
意外写入。此外，下面的硬件
数据保护措施防止意外删除或
编程，否则可能由下列原因造成
在V系统杂散电平信号
CC
电和
省电转变，或者从系统的噪声。
F49L800UA/F49L800BA
写周期是由持有任何一个抑制
OE
=
V
IL
,
CE
= V
IH
or
WE
= V
IH
。要启动一个写周期，
CE
和
WE
必须是逻辑零，而
OE
是
逻辑之一。
电源去耦
为了降低功率开关的作用，各装置
应该有一个0.1uF的陶瓷电容连接
间
它的V
CC
和GND 。
低V
CC
写禁止
当V
CC
小于VLKO ，该设备不接受
任何写周期。这期间， V保护数据
CC
上电
和断电。命令寄存器和所有内部
编程/擦除电路被关闭，并且该设备
复位。随后的写操作被忽略，直到V
CC
is
大于V
LKO
。该系统必须提供正确的
信号到控制引脚，以防止意外的写入
当V
CC
大于V
LKO
.
上电顺序
该器件在读取模式。此外，该
存储器内容只能成功后，可以改变
预定义的命令序列结束。
上电时禁止写入
If
WE
=
CE
= V
IL
和
OE
= V
IH
上电时，该
设备不接受的上升沿命令
WE
。内部状态机自动复位到
读出在上电时阵列的数据。
写脉冲"GLITCH"保护
小于5纳秒（典型值）上的噪声脉冲
CE
or
WE
不启动写周期。
逻辑INHIBIT
晶豪科科技有限公司
出版日期：五月。 2007年
修订： 1.2
17/47
