飞思卡尔半导体公司
估计最坏情况下的延迟
优先级的传球是在硬件中实现，不利于最坏情况下的延迟。
12.5.3.2时槽过渡
每个时隙后，将的eTPU必须在下一个时隙准备。这个准备时间
每个时隙之间被称为一个时隙的过渡。参见5.1.2节， “时隙
过渡“时间时隙的转换需要6至10个系统时钟周期。
12.5.3.3通道数优先权
如果一个优先级超过一个信道请求的服务，最低编号的
频道首次授予的服务。例如，如果信道0,5和9是所有高层次
通道在高时隙请求服务，通道0首次授予的服务。
作为后立即继续这个例子中，如果通道0的请求再次服务
服务时，它不会再提供服务，直到信道1,5和9提供服务。该方案是
实现这样不断-要求低号通道不把所有的
时间的eTPU执行单位，不留时间做其他的渠道。
调度器使用的寄存器来跟踪哪些渠道得到服务并
需要维修。每个通道有两个寄存器位：一个服务请求寄存器（ SRR ）和
服务补助寄存器（ SGR ） 。当一个通道请求服务的SRR设置。后
渠道已获得的服务， SGR设置和SRR被清除。
SGR中不单独清零信道，而是作为优先级组。该
一组的SGR的结算开始为该优先级的新的循环。一个SGR组
清除在该优先级的信道刚刚被服务时，该条件没有
该优先级的其他信道请求的服务（具有一组，SRR）和尚未
授予服务（有明确的SGR ） 。
例如，如果一个中间优先级的信道刚服务（或者在一个中等优先
时隙或通过优先传球获得了高或低优先级的时隙） ，该谐振环和SGR中
所有中等优先级通道进行了比较。如果不存在具有中等优先级的信道的
SRR设置和SGR清除，调度清除所有中层的SGR 。如果有一个
其SRR组和SGR中层通道清除，调度不会清除
SGR基，和请求中层频道服务上的下中层
时隙（或可能更快优先及格） 。
飞思卡尔半导体公司...
12.5.3.4 SPRAM碰撞率
大多数功能线程读或写的eTPU SPRAM至少一次。因为无论是
的eTPU微引擎和主机可访问的SPRAM但不同时，则
微引擎可以在SPRAM访问暂停执行，等待主机
完成访问SPRAM 。在其他时间，主机可以等待微引擎。等待
国家可以采取最多两个系统时钟，当主机直接访问SPRAM ，
不使用CDC 。微引擎等待状态必须被添加到
最坏情况下的延迟
摩托罗拉
第12章初始化/应用信息。
初步-如有更改，恕不另行通知
欲了解更多有关该产品，
转到： www.freescale.com
12-9
