电气规格
1
2
注意，输出数据可以去无效
前
上升时钟沿。在可靠的时钟数据，您需要的采样数据，
例如，时钟的上升沿之前2纳秒。
鉴于时序图以50 ％的保证金噪声和不确定性的引脚电容。模拟时钟到数据，而不是采取噪声
影响到的是2.7纳秒。
4.5
BDM和JTAG时序
表16. BDM接口时序参数
特征
时钟周期为DSCLK时钟
建立时间DSI ， BKPT ，以DSCLK上升沿
保持时间DSI ， BKPT来DSCLK上升沿
边缘传输延迟DSCLK上升到TDO / DSO变化
1
表16
提供BDM定时参数。
民
—
4.0
—
3T
最大
5T
1
—
T+ 4.0
4T + 32
单位
ns
ns
ns
ns
T代表CPU时钟周期。例如如果CPU在100MHz运行时， T = 10纳秒
图5
提供了JTAG时序图和
表17
提供了JTAG时序参数。
J1
TCK
J2A
J2B
J4
TDI ， TMS
J5
J3B
J3A
J6
J7
边界扫描
数据
输入
J1
TRST
J9
TDO
J10
J11
J12
边界扫描
数据
产量
图5. JTAG时序图
MCF5251的ColdFire处理器数据手册：技术数据，第3版
18
飞思卡尔半导体公司
