位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第102页 > DSP56855BU120 > DSP56855BU120 PDF资料 > DSP56855BU120 PDF资料1第4页
第一部分概述
1.1 56855特点
1.1.1
CORE
采用双哈佛架构高效的16位引擎
120每秒百万条指令（ MIPS ），在120MHz的核心频率
单周期16
×
16位的并行乘法器 - 累加器（ MAC）的
四（4 ） 36位累加器，包括扩展位
16位双向移位
具有独特的DSP处理模式并行指令集
硬件DO和REP循环
三（3）内部地址总线和一（1）的外部地址总线
四（4）的内部数据总线和一（1）的外部数据总线
指令集同时支持DSP和控制器功能
四（4 ）硬件中断级别
五（ 5 ）软件中断级别
控制器风格的寻址紧凑的代码模式和指令
高效C编译器和局部变量的支持
软件子程序和中断堆栈深度仅受内存的限制
JTAG /增强一次调试编程接口
1.1.2
内存
哈佛体系结构允许多达三（3）同时访问程序和数据存储器
片上存储器
— 24K
×
16位程序SRAM
— 24K
×
16位数据SRAM
— 1K
×
16位Boot ROM
片外存储器扩展（ EMI）
- 访问最多的程序存储器2M字或数据存储器8M字
- 芯片选择逻辑的胶水少界面ROM和SRAM
1.1.3
外围电路为56855
通用16位四定时器1外部引脚*
二（ 2 ）串行通信接口（ SCI ） *
增强型同步串行接口（ ESSI ）模块*
计算机正常操作（ COP ） /看门狗定时器
JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试
56855技术数据，版本6
4
飞思卡尔半导体公司
