SIGNAL /连接描述
3.2
动力
表2.电源输入
电源名称
描述
PLLA_VDD （1）
PLL电源 -
的电压（3.3V ）应调节良好的和输入应该与被提供
PLLP_VDD （ 1 ）非常低阻抗路径3.3 V
DD
电源轨。用户必须提供足够的外部
去耦电容。
PLLD_VDD （1）
PLL电源 -
的电压（ 1.25 V）应该很好调节和输入应当与提供
极低的阻抗路径到1.25 V
DD
电源轨。用户必须提供足够的
外部去耦电容。
CORE_VDD （4）
核心供电的
电压（ 1.25 V ）应调节良好的和输入应当与提供
极低的阻抗路径到1.25 V
DD
电源轨。用户必须提供足够的
去耦电容。
IO_VDD （5）
SHI， ESAI ， ESAI_1 ， DAX和定时器I / O电源
-The电压（ 3.3 V ），应该是管理良好的和
输入应提供具有非常低阻抗路径， 3.3伏
DD
电源轨。这
是一个孤立的功率为SHI ， ESAI ， ESAI_1 ， DAX和定时器I / O。用户必须提供足够的
外部去耦电容。
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
ESAI
SDO5_SDI0_PC7
IO_GND
IO_VDD
SDO3_SDI2_PC8
SDO2_SDI3_PC9
SDO1_PC10
SDO0_PC11
CORE_VDD
PF8
PF6
PF7
CORE_GND
PF2
PF3
PF4
PF5
IO_VDD
PF1
PF0
IO_GND
1
DAX
ESAI_1
60
61
8
0
SDO5_SDI0_PC6
FST_PC4
FSR_PC1
SCKT_PC3
SCKR_PC0
IO_VDD
IO_GND
HCKT_PC5
HCKR_PC2
CORE_VDD
ACI_PD0
ADO_PD1
CORE_GND
HCKR_PE2
HCKT_PE5
IO_GND
IO_VDD
SCKR_PE0
SCKT_PE3
FSR_PE1
59
2
58
3
57
4
56
5
55
6
54
7
53
8
52
9
51
10
50
11
49
12
13
GPIO
INT /国防部
48
47
14
46
15
45
16
44
17
43
18
PLL
定时器
一旦
石
42
19
41
FST_PE4
SDO5_SDI0_PE6
SDO4_SDI1_PE7
SDO3_SDI2_PE8
SDO2_SDI3_PE9
SDO1_PE10
SDO0_PE11
CORE_GND
CORE_VDD
MODB_IRQA
MODB_IRQB
MODC_IRQC
MODD_IRQD
RESET_B
PINIT_NMI
EXTAL
PLLD_VDD
PLLD_GND
PLLP_GND
PLLP_VDD
20
28
PF9
扫描
PF10
IO_GND
IO_VDD
TIO0_PB0
TIO1_PB1
CORE_GND
CORE_VDD
TDO
TDI
TCK
TMS
MOSI_HA0
MISO_SDA
SCK_SCL
SS_HA2
HREQ
PLLA_VDD
PLLA_GND
21
22
23
24
25
26
27
30
31
32
33
34
35
36
37
38
39
40
29
1.25V
3.3V
图3. VDD连接
DSP56371数据手册，第4.1
飞思卡尔半导体公司
13
