2.5.1
外部地址总线
表2-5外部地址总线信号
状态
中
RESET
三态
信号
名字
A0–A17
TYPE
信号说明
产量
地址总线，当
该DSP的总线主控， A0 -A17为高电平有效输出
指定地址的外部程序存储器和数据存储器的访问。
否则，该信号是三态的。为了降低功耗， A0 -A17不
改变状态时，不被访问外部存储器空间。
2.5.2
外部数据总线
表2-6外部数据总线信号
状态
中
RESET
三态
信号
名字
D0–D23
TYPE
信号说明
输入/输出
数据总线，当
该DSP的总线主控， D0- D23为高电平有效，
双向输入/输出端提供的双向数据总线外部
程序和数据存储器的访问。否则， D0 - D23为三态。
2.5.3
外部总线控制
表2-7外部总线控制信号
国家在
RESET
三态
信号名称
AA0–AA2/
RAS0–RAS2
TYPE
产量
信号说明
地址属性或行地址选通，当
定义为AA ，这些
信号可以被用作芯片选择或额外的地址线。当定义
如RAS，这些信号可以被用作RAS对DRAM接口。这些信号
是具有可编程极性三态输出。
列地址Strobe-
当DSP的总线主控器， CAS是一个
低电平有效的输出所用的DRAM选通的列地址。否则，如果
总线控制使能（ BME）在DRAM控制寄存器位被清零，则
信号是三态的。
读使能，当
该DSP的总线主机， RD为低电平有效输出
该被认定，以读出的数据总线（D0 - D23 ）上的外部存储器。否则，
RD为三态的。
写使能，当
该DSP的总线主控， WR为低电平有效输出
该被认定，以将数据写入总线（D0 - D23 ）上的外部存储器。否则，
WR为三态。
CAS
产量
三态
RD
产量
三态
WR
产量
三态
DSP56366技术数据，第3.1版
飞思卡尔半导体公司
2-5
