概观
1.1
1.1.1
特点
DSP56300模块化机箱
120每秒百万条指令（ MIPS）与在3.3V的120 MHz的时钟。
目标代码兼容的56K核心。
数据ALU为24 ×24位乘法累加器和一个56位的桶形移位器。 16位算术
支持。
程序控制与位置无关的代码，支持和指令高速缓存的支持。
六通道DMA控制器。
基于PLL的时钟具有宽范围的频率乘法（1至4096 ） ，预分频器因子的
（ 1到16）和功率节省的时钟分频器（2
i
中：i = 07） 。降低时钟噪声。
内部地址追踪支持和OnCE硬件/软件调试。
JTAG端口。
非常低功耗CMOS设计，全静态设计，工作频率降低到直流。
停止并等待低功耗待机模式。
1.1.2
片上存储器配置
7Kx24位Y数据RAM和8Kx24位y - ROM的数据。
13Kx24位X数据RAM和32Kx24位X数据光盘。
40Kx24位程序ROM 。
3Kx24位程序RAM和192x24位引导ROM 。程序RAM的1K可以用作
指令缓存或程序ROM修补。
Y数据RAM和5Kx24位X数据RAM 2Kx24位可以切换到程序RAM
导致最多的程序RAM 10Kx24位。
1.1.3
片外存储器扩展
外部存储器扩展端口。
片外扩展至数据存储2 16M ×24位字。
片外扩展，最高可达程序内存16M ×24位字。
同时无缝连接SRAM和DRAM 。
1.1.4
外围模块
串行音频接口（ ESAI ） ：最多4个接收器和多达6个发射器，主站或从站。我
2
S，索尼，
AC97 ，网络和其它可编程协议。
串行音频接口I （ ESAI_1 ） ：最多4个接收器和多达6个发射器，主站或从站。我
2
S,
索尼， AC97 ，网络和其它可编程协议
该ESAI_1股四个数据引脚ESAI和ESAI_1不支持HCKR和
HCKT （高频时钟）
DSP56366技术数据，第3.1版
飞思卡尔半导体公司
1-3
