信号/连接
1.3时钟
表1-4 。
信号名称
EXTAL
XTAL
输入
产量
时钟信号
信号说明
TYPE
国家在
RESET
输入
芯片驱动
外部时钟/晶振输入接口
内部晶体振荡器输入
到一个外部晶体或外部时钟。
水晶输出，连接
内部晶体振荡器输出到外部
水晶。如果使用外部时钟时，留下XTAL悬空。
1.4 PLL
表1-5 。
信号名称
CLKOUT
锁相环信号
信号说明
时钟输出，提供
输出时钟同步的内部核心
时钟相位。
如果PLL被启用，而且乘法和除法的因素等于1 ，
那么CLKOUT也同步EXTAL 。
如果PLL被禁用， CLKOUT频率EXTAL频率的一半。
TYPE
产量
国家在
RESET
芯片驱动
PCAP
输入
输入
PLL电容安
输入连接片外电容器到PLL滤波器。
连接一个电容器端子PCAP和另一个端子到V
CCP
.
如果PLL没有被使用， PCAP可以连接到V
CC
，GND或悬空。
PINIT
输入
输入
PLL初始时
复位的断言， PINIT的值被写入到
PLL使能（ PEN ） PLL控制位（ PCTL ）寄存器，确定是否
PLL使能或禁用。
不可屏蔽中断后
RESET的无效和在正常
指令处理，本施密特触发器输入是负边沿触发
NMI请求内部同步到CLKOUT 。
注意：
PINIT / NMI可以容忍5 V.
NMI
输入
1.5外部存储器扩展端口（端口A ）
注意：
当DSP56309进入低功耗待机模式（停止或等待） ，它释放总线控制权和三
规定的相关端口A的信号：
A[0–17]
,
D[0–23]
,
AA0/RAS0
–
AA3/RAS3
,
RD
,
WR
,
BB
,
CAS
.
1.5.1
外部地址总线
表1-6 。
外部地址总线信号
信号说明
地址总线，当
DSP是总线主控， A [ 0-17 ]为高电平输出，
指定地址用于外部程序和数据存储器的访问。否则，该
信号三态。为了使功耗降至最低， A [ 0-17 ]不改变状态时，
外部存储器空间没有被存取。
信号名称
A[0–17]
TYPE
产量
国家在
复位，停止或
等待
三态
DSP56309技术数据，版本7
1-4
飞思卡尔半导体公司
