系统架构
表6 。
引脚n °
TYPE
LQFP64
BGA64
引脚名称
STR71xF
STR711 / STR712 / STR715引脚说明
复位状态
1)
输入
输入电平
打断
产量
能力
活跃在STDBY
主
功能
（后
复位）
OD
备用功能
36 G7
37 F7
P1.5/T1.ICAP
B
P1.6/T1.OCM
PB
PP
I / O PU
I / O PU
S
S
I / O PU
I / O PD
C
T
C
T
4mA
4mA
X
X
X
X
1.5端口
1.6端口
定时器1 ：输入
捕捉B
定时器1 ：输出
比较B
38 E8 V
33IO-PLL
39 F6 V
SSIO -PLL
40 E7
P1.7/T1.OCM
PA
电源电压数字I / O电路和PLL
参考
2)
接地电压数字I / O电路和PLL
参考
2)
C
T
C
T
C
T
C
T
4mA
4mA
X 4毫安
4mA
X
X
X
X
X
X
X
X
PORT 1.7
1.8端口
口1.11
口1.12
CAN ：接收数据输入
注意：
在STR710和STR712只
CAN ：发送数据输出
注意：
在STR710和STR712只
定时器1 ：输出
比较A
41 D8 P1.8
42 E6 P1.11 / CANRX I / O PU
43 D7 P1.12 / CANTX I / O PU
42 E6 USBDP
I / O
C
T
USB双向数据（数据+）。复位状态=成为HiZ
注意：
在STR710和STR711只
该引脚需要一个外部上拉至V
33
to
保持较高的水平。
USB双向数据（数据 - ） 。复位状态=成为HiZ
注意：
在STR710和STR711只。
接地电压数字I / O电路
2)
43 D7 USBDN
44 C8 V
SS
45 E5 P1.9
46 C7
P1.10/USBCL
K
I / O
S
I / O PD
I / O PD
C
T
C
T
C/
T
C
T
4mA
4mA
X
X
X
X
1.9端口
口1.10
USB ： 48 MHZ
时钟输入
P1.13/HCLK/I
47 D6
0.SCL
48 B8
I / O PD
X 4毫安
X
X
HDLC ：
口1.13参考时钟I2C时钟
输入
口1.14
HDLC ：接收
I2C串行数据
数据输入
P1.14/HRXD/I
I / O PU
0.SDA
I / O PU
S
S
C
T
C
T
X 4毫安
4mA
X
X
X
X
49 A8 P1.15 / HTXD
50 A7 V
SS
51 A6 V
33
口1.15 HDLC ：发送数据输出
接地电压数字I / O电路
2)
电源电压数字I / O电路
2)
26/77
