系统架构
表2中。
A
1
2
3
4
5
6
7
8
9
10
11
12
P0.10
VSS
V33
P0.6
A.19
P0.3
P0.2
A.9
VSS
A.8
A.7
A.12
STR71xF
STR710 BGA锡球连接
B
P2.0
RDN
P0.9
P0.7
WEn.1
A.15
P0.1
A.10
V33
北卡罗来纳州
北卡罗来纳州
A.4
C
P2.1
P0.11
P0.12
P0.8
WEn.0
A.16
P0.4
A.11
A.5
P1.15
P1.14
A.3
D
VSS
V33
P0.13
P0.14
P0.5
A.17
VSS18
A.13
A.6
P1.13
P1.10
P1.9
E
P2.2
P2.3
P2.4
P2.5
P2.7
A.18
V18
P0.0
V33
VSS
A.2
A.1
F
P2.6
P2.8
北卡罗来纳州
北卡罗来纳州
VSS
V33
A.14
A.0
D.15
D.14
D.13
P1.11/
CANRX
G
BOOT
EN
P2.9
P2.10
P2.11
P2.14
V18
D.12
D.11
D.10
USBDN
USBDP
北卡罗来纳州
H
P2.12
JTMS
JTCK
JTDO
北卡罗来纳州
北卡罗来纳州
D.1
P1.12/
CANTX
P1.8
P1.7
VSS
V33IO-
PLL
J
P2.13
JTRST
n
NU
CK
RTCX-
TO
北卡罗来纳州
D.0
北卡罗来纳州
D.9
D.8
D.5
P1.6
K
P2.15
TEST
V33
CKOUT
RTCXTI
V18BK
P
nc
AVSS
P1.0
P1.5
P1.4
D.7
L
JTDI
TEST
北卡罗来纳州
VSSIO-
PLL
北卡罗来纳州
VSS
BKP
VSS18
D.3
北卡罗来纳州
P1.1
P1.3
D.6
M
北卡罗来纳州
北卡罗来纳州
DBG
RQS
北卡罗来纳州
P0.15
STDBY
RSTIN
D.2
北卡罗来纳州
D.4
AVDD
P1.2
传奇/缩写
表3：
类型：
I =输入， O =输出，S =供应，成为HiZ =高阻抗，
输入/输出电平： C = 0.3V CMOS
DD
/0.7V
DD
C
T
= 0.3V CMOS
DD
/0.7V
DD
与输入触发
T
T
TTL = 0.8V / 2V与输入触发
C / T =可编程等级： 0.3V CMOS
DD
/0.7V
DD
或TTL 0.8V / 2V
港口及控制配置：
输入：
PU / PD =软件启用内部上拉或下拉
PU =复位状态，内部100kΩ的弱上拉被使能。
PD =复位状态，内部100kΩ的弱下拉使能。
OD =漏极开路（逻辑电平）
PP =推挽
T =真OD （P -缓冲和保护二极管V
DD
未实现） ，
5V容限。
输出：
12/77
