2.5GHz的任何比较差异。在至LVPECL
精密边缘
SY89874U
可编程时钟分频器/扇出
最终科幻
缓冲区内部端接
特点
I
集成的可编程时钟分频器和1:2
扇出缓冲器
I
保证AC性能随温度和
电压：
＆ GT ; 2.5GHz的F
最大
＆ LT ; 250PS吨
r
/t
f
在设备倾斜< 15ps
I
低抖动设计：
< 10马力（峰峰值）总抖动
＆ LT ; 1PS （ RMS）周期到周期抖动
I
独特的输入端接和V
T
引脚直流耦合
和AC耦合输入; CML ， PECL ， LVDS和
HSTL
I
TTL / CMOS输入，用于选择和复位
I
100K的EP兼容LVPECL输出
I
并行编程能力
I
I
I
I
I
可编程分频比1，2， 4，8和16
低电压操作2.5V或3.3V
输出禁止功能
–40
°
C至85
°
C温度范围
采用16引脚（3mm
×
3毫米） MLF 封装
精密边缘
描述
这种低偏差，低抖动的装置能够接受的
高速（例如， 622MHz或更高）的CML ，LVPECL LVDS或
HSTL时钟输入信号和分频的频率
使用可编程除法器比率来创建一个频
锁定，在输入时钟的较低速度的版本。可用分
比率是2，4， 8和16 ，或直通。在一个典型的
622MHz的时钟系统，这将提供可用性
311MHz ， 155MHz的， 77MHz或38MHz辅助时钟
组件。
差分输入缓冲器具有独特的内部终止
设计，允许访问终端网络通过
A V
T
引脚。此功能允许设备轻松连接到
不同的逻辑水准。 A V
REF -AC
引用是包括
AC耦合应用。
在/ RESET输入异步复位计数。在
在穿越功能（通过1分频）的/ RESET
同步启用或禁用对下一个输出
落在边缘（上升/ N边） 。
应用
I
SONET / SDH线卡
I
转发
I
高端，多传感器
典型性能
OC- 12到OC- 3
译者/除法器
功能框图
S2
LVDS
622MHz
CLOCK IN
Divide-by-4
LVPECL
155.5MHz
CLOCK OUT
/ RESET
启用
FF
启用
MUX
MUX
Q0
/Q0
在622MHz
IN
IN
R0
V
T
R1
/ IN
S0
解码器
S1
分
by
2, 4, 8
或16
Q1
/Q1
/ IN
Q0
155.5MHz输出
V
REF -AC
精密Edge是麦克雷尔公司的商标。
MicroLeadFrame
与MLF是Amkor技术公司的商标。
/Q0
冯：B
修订： / 1
1
发行日期： 2003年2月
