麦克雷尔INC 。
精密边缘
SY89828L
引脚说明
引脚数
5, 6
引脚名称
LVDS_CLKA
/ LVDS_CLKA
I / O
输入
TYPE
LVDS
国内
P / U
3.5k
引体向上
SEE图。 2
3.5k
引体向上
SEE图。 2
75k
下拉
参见图。 1
75k
下拉
参见图。 1
11k
引体向上
11k
引体向上
11k
引体向上
11k
引体向上
11k
引体向上
11k
引体向上
引脚功能
通过CLK_SEL1 ， SEL1和选择差分时钟输入
SEL2 。可以悬空，如果没有被选中。浮动输入，如果
选择产生不确定的输出。有内部
100Ω端接。
通过CLK_SEL1 ， SEL1和选择差分时钟输入
SEL2 。可以悬空，如果没有被选中。浮动输入，如果
选择产生不确定的输出。有内部
100Ω端接。
通过CLK_SEL1 ， SEL1选择差分时钟输入
和SEL2 。可以悬空。浮动输入，如果选择
产生一个低电平的输出。需要外部端接。
通过CLK_SEL2 ， SEL1选择差分时钟输入
和SEL2 。需要外部端接。
选择LVDS_CLKA输入低电平时，和
LVPECL_CLKA输入高电平时。
选择LVDS_CLKB输入低电平时，和
LVPECL_CLKB输入高电平时。
选择输入信号源CLKA时低和CLKB
当为高电平输出Q0 - Q9和/ Q0 - / Q9 。
选择输入信号源CLKA时低和CLKB
当为高电平输出Q10 - Q19和/ Q10 - / Q19 。
使能输入内部同步，防止输出
毛刺或欠幅脉冲。
使能输入内部同步，防止输出
毛刺或欠幅脉冲。
核心VCC连接到3.3V电源。没有连接
VCCO内部。连接到VCCO PCB上。
旁路与0.1μF并联的0.01μF的低ESR
电容尽量靠近VCC引脚越好。
输出缓冲器VCC连接到3.3V就给。没有连接
在内部VCCI 。连接到VCCI PCB上。
旁路与0.1μF并联的0.01μF的低ESR
电容尽量靠近VCC引脚越好。
核心地未连接到内部GNDO 。
要连接到GNDO在PCB上。
输出缓冲地面未连接到内部GNDI 。
要连接到GNDI在PCB上。
LVDS
从CLKA差分时钟输出，当SEL1 = LOW
从CLKB当SEL1 = HIGH 。 Q输出是静态的
当OE1 =低。未使用的输出对必须终止
与100Ω维持低抖动和偏斜。
差分时钟输出（补）从CLKA时
SEL1 = LOW和CLKB当SEL1 = HIGH 。 / Q
输出静态HIGH，当OE1 =低。未使用的输出
对必须在外部端接100Ω维护
低抖动和偏斜。
从CLKA差分输出时SEL2 = LOW和
从CLKB时SEL2 = HIGH 。 Q输出静态低
当OE2 =低。未使用的输出对必须外部
端接100Ω维持低抖动和偏斜。
2, 3
LVDS_CLKB
/ LVDS_CLKB
输入
LVDS
8, 9
LVPECL_CLKA
/ LVPECL_CLKA
LVPECL_CLKB
/ LVPECL_CLKB
CLK_SEL1
CLK_SEL2
SEL1
SEL2
OE1
OE2
VCCI
输入
LVPECL
12, 13
输入
LVPECL
7
14
16
1
11
15
4
输入
输入
输入
输入
输入
输入
动力
LVTTL /
CMOS
LVTTL /
CMOS
LVTTL /
CMOS
LVTTL /
CMOS
LVTTL /
CMOS
LVTTL /
CMOS
17, 32, 40,
41, 49, 64
VCCO
动力
10
33, 48
63, 61, 59, 57, 55
53, 51, 47, 45, 43
GNDI
GNDO
Q0 – Q9
动力
动力
产量
62, 60, 58, 56, 54
52, 50, 46, 44, 42
/Q0 – /Q9
产量
LVDS
39, 37, 35, 31, 29
27, 25, 23, 21, 19
Q10 – Q19
产量
LVDS
M9999-011907
hbwhelp@micrel.com或（408） 955-1690
3
