FM24C04A
计数器
地址
LATCH
128 x 32
FRAM阵列
8
SDA
`
串行到并行
变流器
数据锁存器
SCL
WP
A1
A2
控制逻辑
图1.框图
引脚说明
引脚名称
A1-A2
I / O
输入
引脚说明
1-2地址：地址引脚设置器件的地址选择。设备地址值
在2线从机地址必须在这两个引脚的设置相匹配。这些引脚
内部下拉。
串行数据/地址：这是用于串行数据移位与地址的双向销
为两线接口。它采用一个开漏输出和旨在是无线
逻辑或运算的两线总线上的其它设备。输入缓冲器具有施密特
触发抗噪性和输出驱动器包括斜率控制下降
边缘。一个上拉电阻。
串行时钟：串行时钟输入的两线接口。数据同步出
在SCL的设备下降沿，并移入在SCL上升沿。在SCL
输入端还集成了施密特触发器输入，提高了抗噪声能力。
写保护：当WP为高电平时，整个阵列写保护。当WP为低电平时，
所有地址可写。该引脚在内部上拉下来。
无连接
电源电压： 5V
地
SDA
I / O
SCL
输入
WP
NC
VDD
VSS
输入
-
供应
供应
修订版3.0
2005年3月
2 12
