1GB ： X4，X8 ， X16 DDR3 SDRAM
球的分配和描述
表5：
96球FBGA - X16球说明
符号
A0, A1, A2, A3,
A4, A5, A6, A7,
A8, A9
A10/AP,
A11 ， A12 / BC ＃
TYPE
输入
描述
地址输入：
提供行地址为ACTIVATE命令，
并读取列地址，并自动预充电位（ A10 ） /
WRITE命令，以便在选择一个位置从存储器阵列的
各银行。 A10预充电命令周期内采样
确定是否在预充电适用于一个银行（A10低，
银行通过BA选择了[ 2 ： 0 ] ）或所有银行（ A10 HIGH ） 。地址输入
还提供了一个LOAD MODE命令在操作码。地址
输入参考V
REF
CA. A12 / BC ＃ ：当启用
模式寄存器（ MR） ， A12是读写周期内采样
命令确定爆裂斩（上即时）是否会
执行（ HIGH = BL8或不爆裂斩， LOW = BC4爆斩） 。看
表62 91页。
银行地址输入：
BA [ 2：0]定义的银行向其中一个
ACTIVATE ， READ，WRITE或预充电命令被应用。
BA [ 2：0]定义的模式寄存器（ MR0 ， MR1 ， MR2 ， MR3或）是
在LOAD MODE命令时加载。 BA [ 2：0]是参照
V
REF
CA.
时钟：
CK和CK ＃是差分时钟输入。所有的控制和
地址的输入信号进行采样，在正的交叉
CK的边缘和CK ＃的下降沿。输出数据选通（ DQS ，
DQS ＃ ）是相对于CK和CK ＃的交叉点。
时钟使能：
CKE启用（注册HIGH ）和禁用
（注册低）的内部电路和DRAM的时钟。该
该启用/禁用特定电路是依赖于
DDR3 SDRAM的配置和操作模式。以CKE低
提供预充电断电和自刷新操作（所有
银行闲置） ，或主动断电（行积极参与任何银行） 。 CKE是
同步进行掉电出入境和自刷新
条目。 CKE是异步的自刷新退出。输入缓冲器
（不包括CK ， CK ＃ ， CKE ， RESET ＃和ODT ）的过程中禁用
掉电。输入缓冲器（不包括CKE和RESET ＃ ）被禁用
在自刷新。 CKE是参考V
REF
CA.
片选：
CS ＃启用（注册LOW ）和禁用（注册
HIGH ）命令解码器。所有的命令都是蒙面当CS ＃为
注册HIGH 。 CS ＃提供了在系统外部等级的选择
多行列。 CS ＃被认为是命令代码的一部分。
CS＃是参考V
REF
CA.
输入数据掩码：
LDM是低级字节，输入屏蔽信号的写入
数据。当LDM采样高低字节的输入数据被屏蔽
随着在写访问的输入数据。虽然LDM
球只输入时， LDM加载的目的是匹配的
DQ和DQS球。 LDM是参考V
REF
DQ 。
片上终端：
ODT使能（注册HIGH ）和禁用
（注册LOW ）终端电阻内部的DDR3
SDRAM 。当在正常操作使能， ODT仅适用于
以下每个球： DQ [15： 0]， LDQS ， LDQS ＃ ， UDQS ， UDQS ＃
LDM和UDM为X16 ; DQ0 [7： 0]， DQS ， DQS ＃ ， DM / TDQS和NF /
TDQS ＃ （当TDQS启用）为X8 ; DQ [3： 0]， DQS ， DQS ＃ ，和
DM为X4 。如果通过LOAD禁用ODT输入被忽略
MODE命令。 ODT是参考V
REF
CA.
输入命令：
RAS ＃ ， CAS ＃和WE＃ （连同CS ＃ ）定义
该命令被输入，并参考V
REF
CA.
球分配
N3 ，P7， P3 ，N2
P8， P 2， R 8 ， R 2，
T8 ，R3
L7,
R7 ， N7
M2 ， N8 ， M3
BA0 ， BA1 ， BA2
输入
J7 ， K7
CK ， CK ＃
输入
K9
CKE
输入
L2
CS ＃
输入
E7
LDM
输入
K1
ODT
输入
J3 ，K3， L3的
RAS ＃ ， CAS ＃ ， WE＃
输入
PDF ： 09005aef826aa906 /来源： 09005aef82a357c3
1Gb_DDR3_D2.fm - Rev. D的08年8月1日EN
21
美光科技公司保留更改产品或规格，恕不另行通知。
2006美光科技公司保留所有权利。
