CY7C093794V CY7C093894V CY7C09289V CY7C09369V CY7C09379V CY7C09389V3.3V 64K / 128K ×36和128K / 256K ×18

同步双端口RAM

初步

CY7C0837V

CY7C0830V/CY7C0831V

CY7C0832V/CY7C0833V

FLEx18

TM

3.3V 32K / 64K / 128K / 256K / 512K ×18

同步双端口RAM

特点

真正的双端口存储器单元允许同时

相同的内存位置的访问

同步流水线操作

家庭512 - Kbit的， 1兆， 2兆， 4兆和9兆位

器件

流水线式输出模式，可实现快速操作

0.18微米CMOS最佳的速度和力量

高速时钟的数据访问

3.3V低功耗

- 主动低至225毫安（典型值）

- 待机低至55 mA（一般）

邮箱功能，消息传递

全球主复位

独立的字节使能在两个端口

商用和工业温度范围

IEEE 1149.1兼容的JTAG边界扫描

144球FBGA英寸（13mm × 13mm）的（1.0毫米间距）

120TQFP （14毫米× 14毫米×1.4 MM）

围绕控制柜保鲜膜

- 内部屏蔽寄存器控制计数器环绕式

- 反中断标志位来表示回绕

- 内存块重传操作

在地址线反回读

在地址线屏蔽寄存器回读

双芯片使两个端口，便于深度

扩张

功能说明

该FLEx18系列包括512 - Kbit的， 1兆位， 2兆， 4兆

和9兆位流水线，同步，真正的双端口静态RAM

这是高速，低功耗3.3V CMOS 。两个端口

规定，允许独立的，同时访问任何

位置在存储器中。写入到相同的位置的结果

通过在同一时间多于一个端口是不确定的。注册

关于控制，地址和数据线允许最小的建立

和保持时间。

在读取操作期间，数据被登记为下降

周期时间。每个端口包含在输入了一阵柜台

地址寄存器。经过外部装载计数器，具有

初始地址，计数器将递增地址间

应受（更多详情后） 。内部写脉冲宽度是

独立的R / W输入信号的持续时间。该

内部写脉冲是自定时的，以允许尽可能短的

周期时间。

在CE0高或低的CE1上一个时钟周期意志力

向下的内部电路，以降低静电力

消费。一个周期芯片使断言是必需的

重新激活该输出。

其他功能还包括：突发柜台内的回读

在地址线的地址值，反掩码寄存器

控制计数器环绕，计数器中断（ CNTINT ）

标志上的地址线屏蔽寄存器值回读，

重发功能，中断标志信息传递，

为JTAG边界扫描和异步主复位

（ MRST ） 。

在这个系列中的CY7C0833V设备具有有限的功能。

请查看地址计数器和屏蔽寄存器

操作

[15]

有关详细信息，第6页。

表1.产品选择指南

密度

产品型号

马克斯。速度（MHz ）

马克斯。访问时间 - 时钟到数据（ NS ）

典型工作电流（mA ）

包

512-Kbit

（ 32K ×18 ）

CY7C0837V

167

4.0

225

144 FBGA

1-Mbit

（ 64K ×18 ）

CY7C0830V

167

4.0

225

120 TQFP

144 FBGA

2-Mbit

（ 128K ×18 ）

CY7C0831V

167

4.0

225

120 TQFP

144 FBGA

4-Mbit

（ 256K ×18 ）

CY7C0832V

167

4.0

225

120 TQFP

144 FBGA

9-Mbit

（ 512K ×18 ）

CY7C0833V

133

4.7

270

144 FBGA

赛普拉斯半导体公司

文件编号： 38-06059牧师* K

3901北一街

圣荷西

,

CA 95134

408-943-2600

2004年7月6日