位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第281页 > UPD30181AYF1-131-GA3 > UPD30181AYF1-131-GA3 PDF资料 > UPD30181AYF1-131-GA3 PDF资料3第48页
PD30181A ， 30181AY
（5） ROM，闪速存储器，SRAM ， ISA接口（ EXIBU ）参数
参数
TCLOCK频率
TCLOCK周期
LClock频率
LClock周期
输出的延迟时间
数据输入建立时间
数据输入保持时间
数据输出的浮动延迟时间
数据输出建立时间
（由指令信号↓ ）
IORDY输入保持时间
IOCS16 ＃输入保持时间
DRQn ＃输入不活动的准备时间
t
EXRDYH
t
EXCS16H
t
DRQNEG
0
0
20
ns
ns
ns
符号
f
TCLOCK
t
TCLOCK
f
LClock
t
LClock
t
EXD
t
EXS
t
EXH
t
EXZ
t
EXCL
0
30.52
0
5
0
10
12
15.26
32.78
条件
分钟。
马克斯。
65.55
单位
兆赫
ns
兆赫
ns
ns
ns
ns
ns
ns
备注1 。
n = 0, 1
2.
（ 1：0 ）的信号TCLOCK是通过分割AClock按照DIVMODE的设置产生
当RTCRST ＃信号变为高电平。
释放的RTC复位后， TCLOCK的分频比可以通过设置来改变
PMUDIVREG寄存器。
3.
（ 1：0 ）的比特LClock是通过将T时钟按照LCLKDIV的设置产生
EXIBUCFG在EXIBU注册。
4.
该MEMRD ＃ ， MEMWR ＃ ， IORD ＃和IOWR ＃信号被称为作为指令信号
外部系统总线的接口。
48
数据表U16277EJ1V0DS
