位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第281页 > UPD30181AYF1-131-GA3 > UPD30181AYF1-131-GA3 PDF资料 > UPD30181AYF1-131-GA3 PDF资料2第29页
PD30181A ， 30181AY
(4/7)
引脚名称
（信号名称）
Alternate-
功能引脚
名字（备用
信号名称）
–
SCLK ， CTS2 ＃
WS ， RTS2 ＃ ，
DIVMODE1
SDO ， DTR2 ＃ ，
DIVMODE0
SDI ， DCD2 ＃
DSR2#
BITCLK ， CTS2 ＃
SYNC ， RTS2 ＃ ，
DIVMODE1
SDATAOUT ，
DTR2#,
DIVMODE0
SDATAIN ，
DCD2#
KSCAN11,
GPIO23
KSCAN10,
GPIO22
KSCAN9,
GPIO21
KSCAN8,
GPIO20
–
CLKSEL2
GPIO19,
CLKSEL1
GPIO18
在RTC
RESET
之后RTC复位
复位后用
RSTSW或
看门狗定时器
在暂停
模式
在Hibernate中
模式或在
通过关闭
HALTimer
高阻
高阻
高阻
UDN
BITCLK
SYNC
高阻
高阻
注1
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
SDATAOUT
注1
高阻
高阻
高阻
高阻
SDATAIN
SRESET ＃
SCLK
WS
高阻
高阻
高阻
注1
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
高阻
SDO
注1
高阻
高阻
高阻
高阻
SDI
高阻
高阻
高阻
高阻
高阻
SCK
高阻
高阻
高阻
注2
高阻
SI
高阻
高阻
高阻
注2
高阻
SO
高阻
高阻
高阻
注2
高阻
FRM
高阻
高阻
–
注2
高阻
RxD0
TxD0
RTS0#
高阻
注3
注3
高阻
高阻
高阻
–
1
1
–
注2
注2
高阻
1
1
CTS0#
高阻
高阻
–
–
高阻
注意事项1 。
的输入电平进行采样，当RTCRST ＃信号已变为高电平，以设置
分频比为CPU核心的管道参考时钟（ AClock ）和周边的系统总线的
参考时钟（ TCLOCK ） 。
2.
在前面的全速模式的状态被保留。
3.
的输入电平进行采样，当RTCRST ＃信号已变为高电平，以设置
频率CPU核心的管道参考时钟（ AClock ）的。
备注1 。
0 ：低电平， 1 ：高电平，高阻：高阻抗
2.
当一个引脚具有高阻抗，缓冲的输入使能设置为OFF。漏电流不
当一个中间电平被施加发生连。
数据表U16277EJ1V0DS
29
