位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第42页 > KMPC880ZP133 > KMPC880ZP133 PDF资料 > KMPC880ZP133 PDF资料1第72页
FEC电气特性
15.1 MII ，减少MII接收信号时序
接收机正常工作到25MHz的+ 1％的MII_RX_CLK最大频率。在信息产业部减少
（ RMII ）接收器正常工作高达50 MHz的+ 1％ RMII_REFCLK最高频率。没有
最低频率要求。此外，该处理器的时钟频率必须超过MII_RX_CLK
频率
–
1%.
表34
提供信息产业部信息和RMII接收的信号的时序。
表34. MII接收信号时序
NUM
M1
M2
M3
M4
特征
MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ERR到MII_RX_CLK设置
MII_RX_CLK到MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ER保持
MII_RX_CLK脉冲宽度高
MII_RX_CLK脉冲宽度低
民
5
5
35%
35%
4
2
最大
—
—
65%
65%
—
—
单位
ns
ns
MII_RX_CLK期
MII_RX_CLK期
ns
ns
M1_RMII RMII_RXD [1： 0]， RMII_CRS_DV ， RMII_RX_ERR到RMII_REFCLK
格局
M2_RMII RMII_REFCLK到RMII_RXD [1： 0]， RMII_CRS_DV ， RMII_RX_ERR
HOLD
图72
显示MII接收信号时序。
M3
MII_RX_CLK （输入）
M4
MII_RXD [ 3 ： 0 ] （输入）
MII_RX_DV
MII_RX_ER
M1
M2
图72. MII接收信号时序图
15.2 MII ，减少MII发送信号的时序
发射机正常运行高达25 MHz的+ 1％ MII_TX_CLK最高频率。在RMII
发射器正常工作高达50 MHz的+ 1％ RMII_REFCLK最高频率。没有最低
频率要求。此外，该处理器的时钟频率必须超过MII_TX_CLK频率
–
1%.
MPC885 / MPC880硬件规格，第3版
72
飞思卡尔半导体公司
