R
XC4000E和XC4000X系列现场可编程门阵列
默认选项，也是最实际的问题，就是完蛋
去高音响首先，断开CON组fi guration数据源
并避免任何争用时的I / O成为活性
一个时钟后。复位/设置，然后释放另外的时钟
期以后，以确保用户操作从
稳定的内部环境。这是最常见的
序列，在粗线所示
图47 ，
但
设计人员可以对其进行修改以满足特殊的要求。
通常情况下，启动顺序是由内部控制
器件的振荡器输出（ CCLK ），这是异步
系统时钟。
XC4000系列提供了另一种启动时钟选项，
UCLK_NOSYNC 。上述需要说明的三个事件
不通过CCLK被触发。他们可以作为一个CON组fi guration
选项，由用户时钟触发。这意味着该
设备可以同步地在用户系统中醒来。
当启用UCLK_SYNC选项时，用户可以
外部保持漏极开路DONE输出低电平，从而
摊主在启动顺序全部取得进一步的进展，直到
DONE被释放，并且已经偏高。此选项可以
用于强制到一个COM的几个FPGA的同步
纹用户时钟，或以保证所有的设备都suc-
功地CON组fi gured任何我以前/ O的继续活跃。
如果上述两个选项被选中，并且没有用户时钟
在设计特定网络连接编辑或连接到设备，该芯片
可能会达到一个点，该装置的CON组fi guration是
完成和DONE引脚置位，但输出做
没有被激活。的解决方法是，重新创建比特
流中指定的启动时钟CCLK ，或提供
适当的用户时钟。
启动顺序
在启动顺序开始CON组fi guration时
内存已满，而CON组fi guration时钟总数
由于收到的INIT去等于高的负载值
长度计数。
下一个时钟上升沿设置一个IP- FL佛罗里达州运Q0 ，所示
图48 。
Q0是一个5位的移位寄存器的领先位。该
这个寄存器的输出可以被编程以控制三个
事件。
开漏输出DONE的发布
对CON组fi guration相关引脚给用户的变化
功能，激活所有的IOB 。
全球集的终止/复位初始化
所有的CLB和IOB存储元件。
DONE引脚也可以是线相与的DONE引脚
其他的FPGA或其它外部信号，并且可以再
被用作输入，以启动寄存器的比特Q 3 。这是
所谓“启动时序同步到做过” ，是
无论是通过CCLK_SYNC或UCLK_SYNC选择。
当DONE不使用作为输入的操作称为
“启动时间不同步做过， ”是
无论是通过CCLK_NOSYNC或UCLK_NOSYNC选择。
作为CON组fi guration选项，启动控制寄存器
超越Q0可以通过后续的CCLK作为时钟源或者
脉冲或从一个叫STARTUP.CLK片上用户网。
这些信号可以通过将STARTUP被访问
库元件。
启动时从CCLK
如果CCLK用于驱动启动时， Q0至Q3亲
韦迪的定时。重行
图47
显示默认
定时，这与XC2000和XC3000兼容
设备使用早订，晚复位。细线
显示所有其他可能的时机选择。
6-52
1999年5月14日（版本1.6 ）
