R
XC4000E和XC4000X系列现场可编程门阵列
C1 C4
4
WE
D1
D0
EC
D
IN
写
解码器
4
1 16
LATCH
启用
4
16-LATCH
ARRAY
MUX
G'
G1 G4
写脉冲
读
地址
D
IN
写
解码器
16-LATCH
ARRAY
MUX
F'
F1 F4
4
4
1 16
LATCH
启用
写脉冲
读
地址
K
（CLOCK ）
X6748
图7 ： 16X1边沿触发双口RAM
图8
所示为电平敏感，赎罪的写时序
GLE端口RAM 。
CLB引脚和RAM的输入之间的关系
对于单端口电平触发模式输出显示在
表7中。
图9
和
图10
一个CLB CON-秀框图
科幻gured为16×2和32x1电平敏感，单口RAM 。
初始化RAM在CON组fi guration
在XC4000的RAM和ROM的实现
系列器件在CON组fi guration初始化。该ini-
TiAl基内容通过INIT属性或属性去定义网络
附连到RAM或ROM的符号，如在所描述的
原理图库指南。如果不是去连接定义，所有的内存内容
被初始化为全零，在默认情况下。
只发生在CON组fi guration RAM初始化。该
RAM的内容不会受到全球置位/复位。
表7 ：单端口电平敏感RAM信号
RAM信号
D
A[3:0]
WE
O
CLB引脚
D0或D1
F1- F4和G1 -G4
WE
F'或G'
功能
DATA IN
地址
写使能
数据输出
T
WC
地址
T
AS
写使能
T
WP
T
AH
T
DS
DATA IN
需要
T
DH
X6462
图8 ：电平敏感RAM的写时序
6-16
1999年5月14日（版本1.6 ）
