位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第128页 > XCR3384XL-7FT256C > XCR3384XL-7FT256C PDF资料 > XCR3384XL-7FT256C PDF资料2第1页
0
R
XCR3384XL ： 384宏单元CPLD
0
14
DS024 （ V2.0 ） 2006年3月31日
产品speci fi cation
特点
低功率3.3V 384宏单元CPLD
7.0 ns的引脚对引脚的逻辑延迟
系统频率高达135 MHz的
384个宏单元与9000可用门
可在小型封装
- 144引脚TQFP （ 118个用户I / O）
- 208引脚PQFP （ 172个用户I / O）
- 256球FBGA （ 212个用户I / O）
- 324球FBGA （ 220个用户I / O）
优化3.3V系统
- 超低功耗运行
- 18的典型待机电流
μA
在25℃下
- 5V容限I / O引脚3.3V内核电源
- 先进的0.35微米五层金属EEPROM
过程
- 快速零功率 （ FZP ） CMOS设计
技术
- 3.3V PCI电气规范兼容输出
（在任何输入或I / O没有内部钳位二极管）
先进的系统功能
- 在系统编程
- 输入寄存器
- 可预测的时序模型
- 多达23个时钟提供每个功能块
- 在设计变更优秀销固定
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
- 四个全局时钟
- 每个功能块八乘积项控制项
快速ISP编程时间
端口使能引脚额外的I / O
2.7V至3.6V的电源电压为工业级电压
范围
每路输出可编程转换速率控制
安全位可以防止未经授权的访问
是指的CoolRunner XPLA3系列数据表
（ DS012 ）的体系结构描述
描述
了CoolRunner XPLA3 XCR3384XL设备是3.3V ，
针对功率敏感的设计384宏单元CPLD
这需要领先的可编程逻辑解决方案。一
共有24个功能块提供9000可用门。
引脚至引脚的传播延迟是一样快7.0 ns时
135 MHz的最大系统频率。
TotalCMOS设计技术快速
零功率
的CoolRunner XPLA3 CPLD提供一个TotalCMOS 解决方案，
无论是在工艺技术和设计技术。这些
CPLD器件采用CMOS门电路的级联来实现
它们的和，而不是传统意义上的放大器的产品，
的方法。此CMOS门电路实现允许赛灵思
提供CPLD器件是高性能和低功耗，
打破这一具有低功耗的模式，你必须
具有低的性能。请参阅
图1
和
表1
展示 -
荷兰国际集团的我
CC
与我们XCR3384XL TotalCMOS频率
采取24复位的上/下， 16位的CPLD （数据
柜台在3.3V ， 25 ° C） 。
280
240
200
160
120
80
40
0
0
20
40
60
80
100
120 140
频率（MHz）
图1：
典型的我
CC
在主场迎战V频率
CC
= 3.3V ，25°C
表1：
典型的我
CC
在主场迎战V频率
CC
= 3.3V ，25°C
频率（MHz）
典型的我
CC
（MA ）
0
0.018
1
2.2
10
24.4
20
42.4
40
82.6
60
123.0
80
155.6
100
187.8
120
227.5
140
258.1
2006 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS024 （ V2.0 ） 2006年3月31日
产品speci fi cation
www.xilinx.com
典型的我
CC
（MA ）
1
