ZL50057/8
数据表
数据源（例如，从本地或背板的数据存储器）是由本地的LSRC位决定
连接内存。参见9.1节，本地连接内存和第12.3节，本地连接内存
位定义的更多细节。每个输出流， LSTo0-15 ，可以单独设置在2.048 Mbps运行，
4.096 Mbps的， 8.192 Mbps或16.384 Mbps的在本地输出比特率寄存器编程LOBR1-0位
（ LOBRR0-15 ） 。本地流也可以设定为32.768 Mbps运行。当在该MODE32L位
控制寄存器被设置为高，前8个输出流， LSTo0-7 ，以32.768 Mbps和其余8操作
流： STo8-15 ，将不被使用并且必须被连接到一个定义的逻辑电平。
2.1.8
背板端口速率选择
背板接口有32个输入（ BSTi0-31 ）和32个输出（ BSTo0-31 ）的数据流。
背板流可以在一个两种模式，背板非32 Mbps模式和背板进行操作
32 Mbps模式。背板流的数据速率不受本地端口的工作模式。该
背板侧的操作模式由控制寄存器的状态决定位MODE32B 。设置此
有点高将调用背板32 Mbps模式。此位设置为LOW将调用非32 Mbps模式。该
这一点在设备复位的默认值低。的输入和输出时钟和帧脉冲的定时示
在图8中，输入和输出（生成）帧脉冲对准不同的数据速率。
背板非32 Mbps的模式：每个所述背板流（ BSTi0-31和BSTo0-31 ）的可以独立地
编程为2.048 Mbps的4.096 Mbps的8.192 Mbps或16.384 Mbps的数据速率。
背板32 Mbps模式：背板输入流16 （ BSTi0-15 ）和背板输出流的16
（ BSTo0-15 ）工作在32.768 Mbps的固定利率。在这种模式下，其余的输入和输出流是
未使用。
2.1.8.1
背板输入端口
在背板中的流的输入流是基于FP8i和C8i输入的定时信号相一致。每个输入
流， BSTi0-31 ，可以单独设置在2.048 Mbps的4.096 Mbps的8.192 Mbps或16.384 Mbps的由操作
在背板输入比特率寄存器（ BIBRR0-31 ）编程BIBR1-0位。可在背板流
也可以设定为32.768 Mbps运行。当控制寄存器中的MODE32B位被置高，前16个输入
流， BSTi0-15 ，工作在32.768 Mbps和剩余的16个数据流， BSTi16-31 ，将不被使用，并且必须
被连接到一个定义的逻辑电平。
2.1.8.2
背板输出端口
在背板流的输出流量是基于FP8o和C8o输出的定时信号相一致。
流数据的连接模式或消息模式操作是由在该BMM位的状态决定
背板连接内存和沟道高阻抗状态是由背板的BE位控制
连接内存。数据源（例如，从本地或背板数据存储器）由BSRC确定
背板连接内存的位。参见9.2节，背板连接内存和12.4节，
背板连接内存位定义的更多细节。每个输出流， BSTo0-31 ，可以单独
一套以2.048 Mbps的4.096 Mbps的8.192 Mbps或16.384 Mbps的通过编程BOBR1-0位的操作
背板输出比特率寄存器（ BOBRR0-31 ） 。背板中的流也可以被设置在操作
32.768 Mbps的。当控制寄存器中的MODE32B位被置高，前16个输出流， BSTo0-15 ，
工作在32.768 Mbps和剩余的16个数据流， BSTo16-31 ，将不被使用并且必须被连接到一
定义的逻辑电平。
25
卓联半导体公司
