CYD04S72V
CYD09S72V
CYD18S72V
引脚德网络nitions
（续）
左侧端口
TMS
TDI
TCK
TDO
V
SS
V
CORE[11]
V
TTL
主复位
该FLEx72系列器件经过了一个完整的复位
服用MRST输入低电平。 MRST输入可切换
异步时钟。 MRST初始化内部
突发计数器置零，并且计数器屏蔽寄存器的所有
那些（暴露无遗） 。 MRST也迫使邮箱
中断（ INT）标志和计数器中断（ CNTINT ）标志
HIGH 。 MRST必须在FLEx72家庭进行
上电后设备。
邮箱中断
上面的两个存储单元可以用于讯息
路过并允许端口之间的通信。
表2
显示了使用18兆比特的两个端口的中断操作
装置为例。最高的存储位置， 3FFFF
是的邮箱正确的端口和3FFFE的邮箱
左侧端口。
表2.shows
是，为了设置在INT
R
标志，一个
表2.中断操作示例
[1, 12, 13, 14]
左侧端口
功能
设置右INT
R
旗
复位INT权
R
旗
设置左INT
L
旗
重设左INT
L
旗
读/写
L
L
X
X
H
CE
L
L
X
X
L
A
0L–17L
3FFFF
X
X
3FFFE
INT
L
X
X
L
H
读/写
R
X
H
L
X
X
L
L
X
正确的端口
CE
R
A
0R–17R
X
3FFFF
3FFFE
X
INT
R
L
H
X
X
正确的端口
描述
JTAG测试模式选择输入。
它控制的JTAG TAP状态前进
机。状态机的转换发生在TCK的上升沿。
JTAG测试数据输入。
在TDI输入的数据将被串行移入选择
寄存器。
JTAG测试时钟输入。
JTAG测试数据输出。
TDO转换发生在TCK的下降沿。 TDO
通常是三态，除非捕获的数据被移出JTAG TAP的。
地输入。
核心供电。
LVTTL电源。
由左端口写操作，以解决3FFFF将断言
INT
R
低。至少有一个字节必须是活动的，在写
产生一个中断。在3FFFF位置的一个有效的阅读
正确的端口将复位INT
R
HIGH 。至少有一个字节必须是
活性，以便进行读出以复位中断。当一个端口
写入到另一个端口的邮箱，端口的INT的
邮箱属于被置为低电平。
该INT复位时，该邮箱的所有者（端口）读取
邮箱中的内容。中断标志的设置
流量 - 直通模式（即，它遵循写作的时钟边沿
端口）。此外，该标志在复位流量直通模式（即，它遵循
在读端口的时钟沿）
每个端口可以读取其他端口的邮箱无需重新设定
该中断。并且每个端口都可以写信给自己的邮箱
不设置该中断。如果应用程序不需要
消息传递， INT引脚应悬空。
注意事项：
11.该系列双端口不使用V
CORE
，而这些引脚内部NC 。新一代双端口系列， FLEx72 -E ，将使用V
CORE
1.5V的
或1.8V 。请联系当地的赛普拉斯FAE获取更多信息。
12. CE是内部信号。 CE =低中频CE
0
=低和CE
1
= HIGH 。对于一个读操作， CE只需要在CLK的上升沿被认定一次
并且可以之后被拉高。以下CLK上升沿后数据将出来，将是三态的下一个CLK上升沿后。
13. OE是“不关心”的邮箱的操作。
14.在至少一个BE0或BE7必须是低电平。
文件编号： 38-06069牧师* I
第25 5
[+ ]反馈
