TRF3762

SLWS205A - 2008年1月 - 修订2008年5月

.......................................................................................................................................................

www.ti.com

现在使用的C2和T2 ，发现R2 。使用C3和T3找到R3

T

R2 = 2 = 17K

C2

R3 =

T3

= 49k

C3

(26)

(27)

R 3 X的C3可使用T3缩放的，因此，如果C3 = 110pF ，则R3 = 41千欧= > 4.9千欧的环路滤波器。 R2和C2可以

进行调整，以提高锁定时间。在锁定时间绘图中使用的实际值，为锁定时间进行了优化

以及使用实值的组件。

布局/ PCB注意事项

此部分中的完整的PLL的设计是非常重要的在实现期望的性能。

只要有可能，多层PCB板，应使用具有至少一个专用接地平面。一

专用的电源层（耗材如有必要平分）还建议。所有RF的阻抗

迹线（ VCO的输出和反馈到PLL ）应控制在50Ω 。所有小值（ 10pF至0.1μF ）

去耦电容应尽量靠近器件引脚越好。此外，还建议双方

所述电路板的顶层和底层与地面被淹没，用大量分散的接地过孔的

适当的。由于数字线不是在该设备的正常操作过程中使用，并且仅用于

编程设备上启动和频率变化时的模拟地（ GND）和数字地

（ DGND ）都连接到相同的地面平。的任何锁相环最敏感的部分是电荷之间的部

泵输出和输入到VCO 。这包括环路滤波器元件，以及相应的痕迹。

电荷泵PLL的精密元件和任何额外的泄漏在其路径上可以有不利影响

性能。应给予保证寄生效应被最小化，在电荷泵输出加倍小心，并

该迹道有短和优化。同样，它也建议额外小心，以确保

任何助焊剂残留物彻底清洗和水分烘烤PCB的。从EMI的角度来看，和

由于合成器通常是一个较大的，复杂的电路板的一小部分，屏蔽推荐

最大限度地减少电磁干扰的影响。

24

提交文档反馈

产品文件夹链接（ S） ：

TRF3762

2008 ，德州仪器