位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第878页 > HI5660/6IA-T > HI5660/6IA-T PDF资料 > HI5660/6IA-T PDF资料1第8页
HI5660
输入为50Ω线，然后50Ω终端电阻应
放在尽量靠近变频器的输入尽可能
连接到数字接地平面（如独立的理由
被使用） 。
输出
IOUTA和IOUTB是互补的电流输出。该
两个电流之和总是等于满刻度
输出电流的数值减去1LSB 。如果单端使用的是
需要时，负载电阻器可用于将输出转换
到的电压和电流。建议在未使用的
输出既可以接地或同等终止。电压
开发的输出必须不违反输出电压
合规范围-0.3V至1.25V的。
负载
应
选择，以使所希望的输出电压中产生
与输出满量程电流，这是结合
上面的“参考”一节中所述。如果已知直线
阻抗被驱动，则输出负载电阻
应选择以匹配该阻抗。输出
电压方程式为：
V
OUT
= I
OUT
个R
负载
.
这些输出可以在一个差分到单端的使用
排列以达到更好的高次谐波抑制。该
本数据表中的SFDR测量与执行
1：1的变压器上的DAC的输出（参见图1） 。
与中心抽头接地，引脚21的输出摆动
和22将在零伏偏置。要注意的是非常重要的
这里说的负电压输出符合在区间的上限
为-300mV ，征收最高600mV左右的
P-P
振幅
用这种配置。的装载，如图1将
导致500mV的信号在变压器如果输出
DAC的满量程输出电流设定为20mA电流。
地平面（ S）
如果使用单独的数字地和模拟地平面，然后
所有的设备和数字功能的
相应的部件应通过数字地
平面与端接于所述数字接地平面。相同
是真正的模拟组件和模拟地
平面。
降噪
为了尽量减少电源噪声， 0.1μF电容应
被放置在尽可能靠近到转换器的电源
电源引脚， AV
DD
和DV
DD
。此外，应的布局是
使用单独的数字地和模拟地平面设计，
这些电容应终止在数字地面
对于DV
DD
并用于AV模拟地
DD
。另外
电源的电路板上滤波
推荐使用。
参考电压
该装置的内部参考电压的标称
为+ 1.2V ，其值
±
60 PPM /
o
漂COEF网络cient在
整个温度范围内的转换器。建议
一个0.1μF的电容放置在尽可能靠近的
REFIO销，连接到模拟地。该REFLO
销（16）的选择基准。内部基准电压可以
如果引脚16接低电平（地）进行选择。如果外部
参考期望，那么16引脚应接高电平（到
模拟电源电压）和外部参考驱动
到REFIO ，引脚17的满量程输出电流
转换器是使用的参考电压的函数，并且
R的值
SET
. I
OUT
应该是2毫安至20mA范围内
范围，通过2mA以下操作是可能的，与
性能下降。
如果内部参考使用，V
FSADJ
将等于
大约1.16V （引脚18 ） 。如果外部基准
使用时， V
FSADJ
将等于外部参考。该
因为我计算
OUT
（满量程）为：
I
OUT
（满量程） = （V
FSADJ
/R
SET
) x 32.
如果满量程输出电流通过设置到20mA
内部基准电压（ 1.16V ）和一个1.86kΩ
SET
电阻，则输入的编码，以输出电流将类似于
以下：
表1 ，输入编码与输出电流
输入码（ D7 - D0 ）
1111 1111
1000 0000
0000 0000
IOUTA （毫安）
20
10
0
IOUTB （毫安）
0
10
20
50
引脚21
引脚22
HI5660
IOUTB
100
IOUTA
50
V
OUT
= （ 2 ×1
OUT
个R
EQ
)V
50
图4中。
V
OUT
= 2×我
OUT
个R
EQ
其中R
EQ
是 12.5Ω 。
8
