位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2022页 > MC9328MXSVP10 > MC9328MXSVP10 PDF资料 > MC9328MXSVP10 PDF资料3第71页
5
引脚和封装信息
表31. i.MXS 225 MAPBGA引脚分配
1
2
PB15
3
PB19
4
USBD-
净资产收益率
USBD-
AFE
PB18
5
USBD-
SUSPND
USBD-
RCV
PB10
6
USBD_VM
USBD-
VMO
USBD-
VPO
USBD-
VP
QVSS
7
SSI_
RxFS
SSI_
RxDat
UART2_
RXD
QVDD4
UART2_
RTS
UART2_
CTS
NVDD4
NVSS
NVSS
QVSS
CS5
CS4
CS3
D6
A0
7
8
SSI_
TXCLK
UART1_
TXD
SSI_
TXFS
UART2_
TXD
UART1_
RXD
SSI_
RXCLK
NVSS
NVSS
QVDD1
NVDD1
D2
CS1
CS0
D5
SDCLK
8
9
SPI1_SPI_
RDY
SPI1_SS
UART1_
RTS
NVDD3
UART1_
CTS
SSI_
TXDAT
NVSS
NVSS
NVSS
NVSS
欧洲央行
BCLK
1
PA17
MA10
D4
9
10
SPI1_
SCLK
LSCLK
11
转
SPL
SPR
12
PS
13
LD2
14
LD4
15
LD5
A
reescale半导体
MC9328MXS技术数据，第3版
1
2
表31
说明了封装引脚分配225接触MAPBGA包。对于信号的完整列表，请参阅
信号复用8页上的表3中。
A
PB13
B
PB11
PB12
PB16
LD0
LD3
LD6
LD7
B
C
D31
PB8
PB14
对比度FLM / VSYNC
SPI1_
MOSI
SPI1_
MISO
CLS
QVSS
NVDD2
PA10
D1
NVSS
RW
D0
MA11
LBA
10
LD8
LD9
LD12
NVDD2
C
D
A23
A24
PB9
PB17
NVDD1
LP / HSYNC
LD1
LD11
TMR2OUT
LD13
D
E
A21
A22
D30
D29
NVDD1
ACD / OE
LD10
TIN
PA4
PA3
E
F
G
H
J
K
L
M
N
P
R
A20
A17
A15
A14
A13
A10
D16
A8
D14
A6
1
A19
A18
A16
A12
A11
A9
D15
A7
A5
D11
2
D28
D26
D23
D21
CS2
D17
D13
D12
A4
EB1
3
D27
D25
D24
D20
D19
D18
D10
EB0
A3
EB2
4
NVDD1
NVDD1
D22
NVDD1
NVDD1
NVDD1
EB3
D9
A2
OE
5
NVDD1
NVSS
NVSS
NVSS
NVSS
NVDD1
NVDD1
D8
A1
D7
6
QVDD3
PWMO
PA5
I2C_SCL
BOOT2
NVSS
NVSS
DQM2
DQM1
D3
11
LD14
PA7
PA12
TCK
TDI
POR
BOOT3
DQM0
RAS
DQM3
12
LD15
PA11
PA14
TDO
BIG_
ENDIAN
QVSS
QVDD2
SDCKE0
SDCKE1
CAS
13
PA6
PA13
I2C_SDA
BOOT1
reset
OUT
XTAL16M
RESET_IN
三态
CLKO
SDWE
14
PA8
PA9
TMS
BOOT0
XTAL32K
EXTAL32K
EXTAL16M
TRST
RESET_SF
2
AVDD1
15
F
G
H
J
K
L
M
N
P
R
引脚和封装信息
突发时钟
此信号不被使用，并且应在实际应用中被浮动。
71
