位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2022页 > MC9328MXSVP10 > MC9328MXSVP10 PDF资料 > MC9328MXSVP10 PDF资料3第5页
信号和连接
表2. i.MXS信号说明（续）
信号名称
CSD1
功能/注意事项
SDRAM的片选信号被复用CS3的信号。这两个信号都通过可选的
编程系统控制寄存器。默认情况下， CSD1被选择，所以它可以用作引导
芯片选择，通过适当配置的BOOT [3：0 ]输入引脚。
SDRAM行地址选择信号
SDRAM列地址选择信号
SDRAM的写使能信号
SDRAM时钟使能0
SDRAM时钟使能1
SDRAM时钟
未使用
时钟和复位
EXTAL16M
XTAL16M
EXTAL32K
XTAL32K
CLKO
RESET_IN
RESET_OUT
POR
晶体输入（ 4兆赫至16兆赫）时，或者当内部振荡器电路被关16 MHz振荡器输入
下来。
晶振输出
32 kHz晶振输入
32 kHz晶振输出
从内部时钟信号选择的时钟输出信号。
主复位，外部低电平有效施密特触发输入信号。当此信号变为有效，所有
模块（除了模块复位和时钟控制模块）被复位。
从看门狗定时器模块复位输出，内部低电平有效输出信号，并从断言
来源如下：上电复位，外部复位（ RESET_IN ）和看门狗超时。
上电复位 - 内部高电平有效施密特触发输入信号。上电复位信号通常
通过设计来检测电事件的外部RC电路产生。
JTAG
TRST
TDO
TDI
TCK
TMS
测试复位用于异步初始化JTAG控制器引脚外接有源低信号。
串行输出测试指令和数据。在TCK的下降沿改变。
串行输入测试指令和数据。采样于TCK的上升沿。
测试时钟通过JTAG端口进行同步测试逻辑和控制寄存器的访问。
测试模式选择进行排序的JTAG测试控制器的状态机。采样的上升沿
TCK 。
DMA
DMA -REQ
BIG_ENDIAN
DMA请求，外部DMA请求信号。复用SPI1_SPI_RDY 。
大端路输入信号，用于确定所述外部片选空间的配置。如果它是
驱动逻辑高电平复位，外部片选空间将被配置为大端。如果是从动
逻辑低电平时复位，外部芯片选择的空间将被配置为小端。该输入必须不
在上电复位则无效或芯片运行过程中改变状态。
RAS
CAS
SDWE
SDCKE0
SDCKE1
SDCLK
RESET_SF
MC9328MXS技术数据，第3版
飞思卡尔半导体公司
5
