位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第800页 > AT83C51SND1C > AT83C51SND1C PDF资料 > AT83C51SND1C PDF资料1第26页
外部总线周期
本节介绍了总线周期的AT8xC51SND1C执行读取（见
图18），和写数据（参见图19）中的外部数据存储器。
外部存储器周期需要6个CPU时钟周期。这相当于12个振荡
时钟周期，在标准模式或X2方式6振荡器时钟周期。更进一步的信息，
息在X2模式，请参阅第“ X2功能” ，第12页。
慢速外设可以通过拉伸读写周期进行访问。这样做是
使用AUXR寄存器中的M0位。设置此位改变了RD和WR的宽度
3至15个CPU时钟周期的信号。
为简单起见，图18和图19描绘了在理想的形式在总线周期的波形
并且不提供精确的时间信息。对于总线周期的时序参数请参考
该科“AC特性” 。
图18 。
外部数据读波形
CPU时钟
ALE
RD
(1)
P0
P2
注意事项：
P2
DPL或日
D7:0
DPH或P2
(2),(3)
1.
RD
信号可以用在AUXR寄存器M0位被拉伸。
2.当执行MOVX @Ri指令， P2输出SFR的内容。
3.当执行MOVX @ DPTR指令，如果DPHDIS设置（页访问模式） ，
P2输出的SFR内容，而不是DPH 。
图19 。
外部数据写入波形
CPU时钟
ALE
WR
(1)
P0
P2
P2
DPL或日
D7:0
DPH或P2
(2),(3)
注意事项：
1.
WR
信号可以用在AUXR寄存器M0位被拉伸。
2.当执行MOVX @Ri指令， P2输出SFR的内容。
3.当执行MOVX @ DPTR指令，如果DPHDIS设置（页访问模式） ，
P2输出的SFR内容，而不是DPH 。
26
AT8xC51SND1C
4109E–8051–06/03
