LT1719
应用信息
非线性阶段
+V
S
V
CC
+
+ IN
+
A
V1
Σ
+
Σ
In
–
V
EE
关闭
BIAS控逆变
图7. LT1719框图
共模范围。差动输入电压范围
是轨到轨，在没有发现大的输入电流
竞争产品。输入级还采用了相
反转保护，以防止误输出时
输入驱动下-100mV共模
电压限制。
内部迟滞是由积极的，非线性实施
围绕第二增益级耳塞反馈。直到此时，
信号路径已经完全鉴别。信号
然后路径被分成两个驱动信号的上和
较低的输出晶体管。输出晶体管是CON-
连接的共发射极的轨到轨输出操作。
肖特基钳位限制输出电压在约
300mV的从导轨，线性不太为50mV或15mV的
技术的轨到轨放大器器等产品。
但一个比较器的输出是数字的，并且该输出
现阶段可以直接驱动TTL或CMOS 。它还可以驱动ECL ，
如前所述，或模拟负载的证明
该应用程序可循。
偏置条件和信号摆幅在输出级
被设计成打开它们各自的输出晶体管关
比快。这有助于最大限度地减少电流浪涌
从+ V
S
以发生在过渡地，为了最小化
的频率依赖性增加功耗。
频电源电流的依赖关系示
在典型性能特征。
12
U
+
–
W
U
U
+
–
A
V2
OUT
+
–
GND
1719 F07
车速限制
该LT1719比较器适用于高速应用程序
的阳离子，其中，重要的是要了解几个局限性
系统蒸发散。这些限制可以粗略地划分为三个
类别：输入速度的限制，输出速度极限，
内部速度限制。
还有，除了没有显着的输入速度极限
输入节点的旁路电容。如果为2pF典型
输入节点的带动下， LT1719将作出回应。
输出速度是通过两种机制的限制，在
其中第一个是提供从输出的转换电流
晶体管。为了保持低功耗的静态工作，
的LT1719的输出晶体管的尺寸以提供35mA至
60毫安典型转换电流。这是苏夫网络cient驾驶小
容性负载和逻辑门的输入端以极高
速度。但摆率将显着沉重缓慢
的容性负载。由于传播延迟（叔
PD
)
在当时的输出电压是半德音响nition结束
电源之间的连接固定的转换电流，使
LT1719在速度低于3V与5V大的容性负载和
足够的输入过载。
该输出速度极限的另一个表现是歪斜，
T的差
PD +
和T
PD
。的转换电流
的LT1719随PNP型的过程中的变化
和NPN晶体管，对于上升沿和下降沿
分别。典型的0.5ns的偏斜可以有polar-
性，上升沿或更快的下降沿。再次，歪斜将
与高容性负载急剧增加。
