R
Platform Flash在系统可编程配置PROM
12/29/05
2.8
更新到第一段
"IEEE 1149.1边界扫描（ JTAG ） ， "第7页。
新增JTAG风险提示
第7页。
擦除/编程（ ER / PROG ）状态字段纠正逻辑值， IR [ 4 ] ，根据上市
"XCFxxP
指令寄存器（ 16位宽） ， "第7页。
节
"XCFxxS和XCFxxP PROM的配置从与CLK输入引脚的时钟
源， "第29页， "XCFxxP PROM的配置与主CLK输入引脚的时钟
源， "第31页
和
"XCFxxP PROM作为主配置与内部振荡器的时钟
源， "第34页
加入
"AC特性在工作条件， "第29页。
对于债券
图6中，第16页，图7 ，第17页，图8 ，第18页，图9 ，第19页，图10中的
第20页，图11 ，页21 ，图12 ，第22页，
和
图13 ，第23页
更新为指定
需要一个上拉电阻，如果CF没有连接到PROGB 。
第增强说明
"CLKOUT ， "第10页。
下节设计修改采样增强的说明
"Design Revisioning ， "第10页。
图4和图5中命名为
表7 ，第8页
和
表8,8页
分别。所有的表，
图和表图引用着重新编排了这一点。
值
"ICCINT ， "第28页
在5mA更新至1mA的XCFxxP 。
在框图
图2中，第2页
更新以显示时钟源多路复用和路由时钟所有
的功能块。
要添加的Virtex - 5 LX支持
表2中，第3页。
"VIL"
最大为2.5V操作
"Recommended工作条件， "第27页
更新
匹配LVCMOS25标准。
要添加的Virtex - 5 LXT支持
表2中，第3页。
在定义编程操作要求
"Programming ， " 5页。
纠正关于FPGA的BUSY引脚说明和纠正各种引用。
取出的Spartan- 3L的支持和补充的Spartan- 3A和Virtex - 5 SXT支持
表2
第3页。
更正后的Spartan -3E比特流的大小在
表2中，第3页。
正确的支持电压为
"VCCJ"
in
表13 ，第37页， "VCCO"
和
"VCCJ"
in
表14
第39页。
要添加的Spartan- 3A DSP支持
表2中，第3页。
05/09/06
2.9
12/08/06
2.10
02/01/07
2.11
03/30/07
2.11.1
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
www.xilinx.com
46
