R
Platform Flash在系统可编程配置PROM
选择不需要使用BUSY信号，所述
CS_B引脚可以连接到一个公共线，以便所有的
设备同时配置（图
10).
用附加的控制逻辑，各个装置可以是
通过断言每个器件的CS_B销分别装入
反过来，然后启用相应的配置数据。
PROM中还可以存储针对每个个别位流
FPGA在不同的设计SelectMAP配置
修订。当设计修订的利用，更多的
控制逻辑可以被用来选择适当的位流
通过断言EN_EXT_SEL销，以及使用该
REV_SEL [1 ：0]引脚选择所需的比特流，而
断言CS_B引脚为FPGA比特流
定位（图
13 ，第23页） 。
用于计时的并行配置的链条，所述第一
FPGA在链中可以被设置为主动SelectMAP ，
生成CCLK ，其余设备设置为Slave
SelectMAP或所有FPGA器件可以被设置为从
SelectMAP和外部生成的时钟可以用于
驱动配置界面。再次，各设备
数据表应咨询有关的详细信息
特别是FPGA器件，包括它的配置模式
由目标FPGA器件的支持。
CCLK 。如果BUSY有效（高）的FPGA中，
配置数据必须保持到BUSY变低。该
FPGA的低有效的片选信号（ CS或CS_B ）和低有效
写（ WRITE或RDWR_B ）信号必须连接到接地端
使FPGA的SelectMAP配置过程。
配置完成后， SelectMAP端口的引脚可以
作为额外的用户I / O 。或者，该端口可以是
保留使用的持续选择。
FPGA器件连接到配置PROM的
从动SelectMAP （平行）配置模式（图
10,
第20页） ：
PROM的（多个）的数据输出驱动[ D0..D7 ]
领先的FPGA器件的输入。
PROM的CLKOUT （对于XCFxxP只）或外部
时钟源驱动FPGA的CCLK输入。
一个PROM的CEO输出驱动器的输入端CE
在菊花链旁边的PROM （如果有的话） 。
所有PROM的OE / RESET引脚连接到
所有FPGA器件的INIT_B引脚。此连接
确保了PROM的地址计数器复位之前
任何（重新）配置的开始。
PROM的CE输入可以驱动从DONE引脚。
第一（或唯一）的PROM的CE的输入可以被驱动
所有目标FPGA器件的DONE输出，
只要做的是不是永久停飞。 CE
也可以永久地绑低，但保持
数据输出活性和导致不必要我
CC
主动电源电流（ "DC
特性在
工作条件， "第28页） 。
用于高频平行配置，在BUSY
所有的PROM的引脚连接到FPGA的BUSY
输出（当FPGA具有一个BUSY脚并且当
需要使用FPGA的BUSY引脚） 。这
连接确保了对下一个数据转换
PROM中被延迟，直到在FPGA是准备进行下一次
配置数据字节。对于FPGA的BUSY引脚
的要求，请参考相应的FPGA数据表
或FPGA系列配置用户指南。
PROM中的CF引脚通常连接到FPGA的
PROG_B （或程序）输入。对于XCFxxP只，
在CF引脚是双向引脚。如果XCFxxP的CF引脚
没有连接到FPGA的PROG_B （或程序）
输入，则该引脚应接高电平。
级联配置PROM
当一个串行菊花链配置多个FPGA ，
在SelectMAP平行链配置多个FPGA ，
或配置一个FPGA需要更大
配置比特流，级联的PROM提供
额外的内存（图
8 ，第18页，图11 ，第21页，
图12 ，第22页，
和
图12 ，第22页） 。
多种
平台闪存PROM中可以通过使用被串联
CEO输出来驱动下游设备的CE输入。
的时钟信号和的所有平台闪存中的数据输出
链PROM中是相互关联的。在最后一个数据之后
从第一PROM被读取后，第一PROM断言其CEO
输出低，并驱动其输出为高阻抗
状态。第二PROM认识到低级别上的CE
输入并立即启用其输出。
配置完成后，地址的所有的计数器
如果PROM的OE / RESET引脚级联PROM的复位
变低或CE变为高电平。
当使用高级功能的XCFxxP平台
闪存PROM ，包括时钟输出（ CLKOUT ）选项，
解压选项，或设计修订，编程
这只能在跨度级联PROM器件文件
对于只含XCFxxP PROM的级联链。如果
先进的功能都没有用，那么级联PROM链
可以同时包含XCFxxP和XCFxxS PROM中。
FPGA SelectMAP （并行）设备链接
（仅XCFxxP PROM ）
多的Virtex- II FPGA能够使用可配置
SelectMAP模式，并进行以同时启动。
配置多个设备以这种方式，接线个体
CCLK ， DONE ， INIT ，数据（ [ D0..D7 ] ） ，写（ WRITE或
RDWR_B ） ，并以并行的所有设备的BUSY引脚。如果所有的
装置应具有相同的比特流构成，
回读不被使用，并且在CCLK的频率
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
14
