R
Platform Flash在系统可编程配置PROM
复位和上电复位激活
在加电时，该设备要求在V
CCINT
电源
以单调上升到额定运行电压范围内
指定V
CCINT
上升时间。如果电源不能
满足这一要求，则该设备可能不能执行
上电复位正常。在上电顺序，
OE / RESET由PROM保持为低。一旦所需的
耗材已达到其各自的POR （上电
复位）阈值时， OE / RESET释放延迟（T
OER
最小），以允许更多的余量为所述电源到
启动配置之前稳定下来。在OE / RESET引脚
被连接到一个外部4.7kΩ上拉电阻和也
在目标FPGA的INIT引脚。对于使用慢利培系统
荷兰国际集团的电源，一个额外的电源监视电路
可用于延迟目标配置，直到系
TEM功率达到握住最低工作电压
在OE / RESET引脚为低电平。当OE / RESET被释放，
FPGA的INIT引脚拉高使FPGA的config-
uration序列开始。如果电源低于
掉电阈值（Ⅴ
文建会
）中，PROM和复位
OE / RESET再次保持低电平，直到上电复位门限后，
老为止。 OE / RESET极性是不可编程的。
这些电要求被显示于显示
图16 。
对于一个完全机动平台闪存PROM ，发生复位
每当OE / RESET有效（低）或CE是被拉高
牢固插入（高） 。地址计数器复位， CEO被驱动
高，并且剩余的输出被置于高阻抗
ANCE状态。
注意事项：
1. XCFxxS PROM只需要V
CCINT
上述上升
释放OE / RESET前，其POR阈值。
2. XCFxxP PROM既需要V
CCINT
上述上升
其POR阈值和V
CCO
到达
之前推荐的工作电压释放
OE / RESET 。
V
CCINT
推荐工作范围
延迟或重新启动
CON组fi guration
200 μs的斜
50毫秒坡道
V
CCPOR
V
文建会
A慢斜坡V
CCINT
供应仍有可能
是最低的操作如下
当OE / RESET被释放电压。
在这种情况下，配置
序列必须被延迟，直到两个
V
CCINT
和V
CCO
已经达到了它们的
推荐工作条件。
时间（ms）
T
RST
ds123_21_103103
T
OER
T
OER
图16：
平台上的Flash PROM电要求
I / O输入电压容差和电源
测序
在I / O的每个可重编程平台闪存PROM
完全3.3V -宽容。这使得3V CMOS信号CON组
直接NECT到输入而不损坏。核心动力
电源（V
CCINT
） ， JTAG管脚电源（V
CCJ
） ，输出
电源（V
CCO
） ，和外部3V CMOS I / O信号
可以以任何顺序施用。
此外，对于XCFxxS PROM仅当V
CCO
被抑制
合股在2.5V或3.3V和V
CCINT
在3.3V时，提供
I / O的支持5V电压。这使得5V CMOS信号CON组
NECT直接对动力XCFxxS PROM的输入
而不损坏。失败的PROM正确而供电
供给5V的输入信号可能会导致损坏
XCFxxS设备。
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
待机模式
该PROM进入低功耗待机模式，只要CE
被拉高（高） 。在待机模式中，地址计数器
复位， CEO被驱动为高电平，其余输出
置于高阻抗状态，而不管该状态的
在OE / RESET输入。该设备以保持在
低功耗待机模式下， JTAG引脚TMS ，TDI和
TDO不能被拉低，和TCK必须停止
（高或低） 。
当使用FPGA DONE信号，以驱动PROM的CE
针高配置后，减少待机功耗，在
外部上拉电阻应使用。通常一个330Ω
上拉电阻被使用，但请参考相应的FPGA
数据手册推荐的DONE引脚上拉电阻值。如果
该DONE电路被连接到一个LED来指示FPGA的
22
www.xilinx.com
