CXD4017R
引脚说明
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
符号
TEST12
TEST13
TEST14
V
DDE
V
SS
ADVRH
ADAVS
ADAVD
ADVRL
ADVIN
V
DDE
V
SS
XRST
DIFM0
DIFM1
TEST15
PLREF
PLVAR
TEST16
APVCI
V
SS
APCPO
APAVD
APAVS
V
SS
V
DDI
V
DDE
VCOR
CHNUM
DIVCODE
APX
EXTCK
CSOD
SRDT
SWDT
XSCEN
SCLK
I / O
I
I
I
—
—
I
—
—
I
I
—
—
I
I
I
I
O
O
I
I
—
O
—
—
—
—
—
I
I
I
O
I
O
O
I
I
I
测试引脚，通常固定在低
测试引脚，通常固定在高
测试引脚，通常固定在高
数字I / O电源
数字GND
RF ADC参考电压输入（高）
RF ADC模拟GND
RF ADC模拟电源
RF ADC参考电压输入（低）
RF输入ADC
数字I / O电源
数字GND
重置（负逻辑）
音频输出格式选择
测试引脚，通常固定在低
PLL的参考输出（ FS ）
PLL分频输出（ APX输出或输入VCOR除以256 ）
测试引脚，通常固定在低
PLL VCO控制电压输入
数字GND
PLL的电荷泵输出
PLL VCO电源
PLL VCO GND
数字GND
数字电源内部
数字I / O电源
数据输出时钟输入
通道号选择（低： CH0和高： CH1）
全/半带模式选择（低：全频段，高：半带）
PLL VCO输出
数据输出时钟选择（低： APX内部连接，高： VCOR引脚输入）
章启动延时输出
串行接口数据读取输出
串行接口数据写入输出
串行接口的数据使能输入（负逻辑）
串行接口数据时钟输入
–4–
描述
