位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CXK77K36R320GB-3 > CXK77K36R320GB-3 PDF资料 > CXK77K36R320GB-3 PDF资料1第1页
SONY
描述
CXK77K36R320GB
3/33/4
初步
32MB LW RR HSTL高速同步SRAM （1MB ×36 ）
该CXK77K36R320GB是一个高速CMOS同步静态RAM与通用I / O引脚，组织为1,048,576字
由36位。这个同步SRAM集成输入寄存器，高速RAM中，输出寄存器，和一深的写入缓冲器
在一个单片IC上。寄存器 - 寄存器（ RR）读操作和写晚期（ LW ）写操作的支持，亲
人们提供一个高性能的用户界面。
所有地址和控制输入信号除G（输出使能）和ZZ （睡眠模式）被登记在K的上升沿
差分输入时钟信号。
在读操作期间，输出数据被选自K的上升沿驱动有效，该地址后一个完整的时钟周期被登记。
在写操作中，输入数据被登记K上的上升沿，该地址后一个完整的时钟周期被登记。
睡眠（断电）功能则通过ZZ输入信号提供。
输出驱动器系列的终止，输出阻抗为通过ZQ输入引脚进行编程。通过连接一个外部
ZQ和V之间的控制电阻RQ
SS
时，输出驱动器的阻抗可被精确地控制。
从一个单一的2.5V电源获得333 MHz的操作。使用的一个子集，提供JTAG边界扫描接口
IEEE 1149.1标准的协议。
特点
3速箱
-3
-33
-4
周期时间/访问时间
3.0ns / 1.6ns
3.3ns / 1.6ns
4.0ns / 2.0ns
单2.5V电源（V
DD
): 2.5V
±
5%
注意：
1.8V V
DD
也支持。请联系索尼记忆营销部了解更多信息。
专用输出电源电压（V
DDQ
): 1.5V
±
0.1V
注意：
1.8V V
DDQ
也支持。请联系索尼记忆营销部了解更多信息。
使用专用的输入参考电压HSTL兼容的I / O接口（V
REF
） ： 0.75V典型
寄存器 - 寄存器（R -R ）读协议
延迟写（ LW ）写入协议
完整的读/写一致性
字节写能力
差分输入时钟（K / K）
异步输出使能（ G）
通过专用的模式引脚休眠（低功耗模式） （ ZZ ）
可编程输出驱动器阻抗
JTAG边界扫描（ IEEE子集标准1149.1 ）
119引脚（ 7x17 ） ， 1.27mm间距， 14毫米X 22毫米球栅阵列（ BGA ）封装
32MB LW R- R，修订版0.6
1 / 22
2004年3月16日
