XR88C92/192
并行输出，通过OP3 OP7提供显示
克里特中断的发射机输出， receiv-
器，而C / T 。请参见“配置多功能输出
看跌期权“的细节部分。
数据总线缓冲器（ D0 - D7 ）
数据总线缓冲器之间提供的接口
外部和内部数据总线。它是由控制
内部控制逻辑，以允许读取和写入的数据传送
操作，以控制CPU和之间发生
XR88C92 / 192的8个并行数据线的方式（D0
通过D7 ） 。
多用途输入（ IP0 - IP6 ）
七个多功能输入状态（ IP0
通过IP6 ）可以从内部寄存器知识产权读
（地址0X0D ） 。该寄存器中的位是完井
的实际输入ments - 例如，如果IP0低，
在知识产权中的相应位，位0为逻辑“1” 。每
这些输入还具有一个备用控制功能
能力。复用功能，可以启用/
在逐位地禁用。如下表所示
如何每个这些输入被配置用于其特殊的
功能：
输入
IP0
IP1
IP2
IP3
IP4
IP5
IP6
功能
-CTSA
-CTSB
C / T分机。 CLK
血栓素分机。 CLK
的RxA分机。 CLK
TXB分机。 CLK
RxB是正常分机。 CLK
程序设计
设置MR2A位4 = 1
设置MR2B位4 = 1
设置ACR [6： 4] = 000
设置CSRA [3：0 ] = 1110或1111
设置CSRA [7：4 ] = 1110或1111
设置CSRB [3：0 ] = 1110或1111
设置CSRB [7：4 ] = 1110或1111
中断状态寄存器（ ISR ，地址0x05 ）的DE-
尾巴。当CPU读取的IPCR位被清零
注册。另请参阅波特率表第18页。
多用途输出（ OP0 - OP7 ）
八个输出引脚（ OP0 - OP7 ）既可以用于
作为通用的输出，或者可以被用于替代
代表使用各种功能的条件
- 模式寄存器1和2 （ MR1A ， MR1B ， MR2A ， MR2B ）
- 输出端口配置寄存器（ OPCR ）
- 设置输出端口寄存器（ SOPR ） ，和
- 复位输出端口寄存器（ ROPR ） 。
OP0和OP1 ：
输出OP0可以用作流路A请求 -
发送（ -RTSA ）输出为任一发射机（ MR2A
位5 = 1）或接收器（ MR1A位7 = 1）。请注意，只有
这些位中的1应设置为'1'，在给定的时间。看
发送RTS和接收机的RTS的描述
在“发送”和这种“接收”部分
分别为数据表。 OP1充当输出
通道B的请求 - 发送（ -RTSB ）输出是传
受控于由流路B寄存器类似的方式。
XR88C92/192
200 - 500 k
XTAL1
Y1
3.6864MHz
C1
22-47pF
XTAL2
状态变化的四个探测器都与相关的
投入IP0 ， IP1 ， IP2 ， IP3和。如果一个高到低或低到
高转换发生在任何一个输入，
在输入端口改变寄存器的相应位
（ IPCR - 地址0×04 ）将进行相应的设置。该
改变探测器的采样时钟是XTAL1 /
96抽头的波特率发生器，这是38.4kHz ，如果
XTAL1是的3.6864MHz 。一种新的输入电平必须被采样
在两个连续的取样时钟，以检测发生了变化。
此外，用户还可以编写XR88C92 / 192允许
国家在任何输入IP0的变化，通过IP3为
产生一个中断给CPU。看到的描述
修订版1.33
8
C2
22-47pF
图1 ：晶体连接
