位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第508页 > IDT77252L155PG > IDT77252L155PG PDF资料 > IDT77252L155PG PDF资料1第8页
IDT77252
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
GND
TxSOC
TXENB
I
O
O
I
O
I
I
I
I
I
I
I
I
I
I
I
O
I
I
O
I
O
I
O
I
I
I
I
O
I
I
I
I
I
I
I
O
I
I
动力
乌托邦
乌托邦
乌托邦
乌托邦
动力
乌托邦
乌托邦
乌托邦
乌托邦
动力
乌托邦
乌托邦
乌托邦
乌托邦
乌托邦
乌托邦
乌托邦
动力
乌托邦
乌托邦
乌托邦
动力
动力
动力
动力
动力
动力
动力
动力
动力
动力
动力
PCI
PCI
PCI
PCI
动力
动力
发射单元的开始
发送使能控制
发送缓冲区满
传输数据的同步时钟
TXFULL / TxCLAV
TXCLK
GND
RxData(0)
RxData(1)
RxData(2)
RxData(3)
GND
RxData(4)
RxData(5)
RxData(6)
RxData(7)
RxSOC
RXENB
RXEMPTY / RxCLAV
GND
RXCLK
PHY_CLK
TXPARITY
GND
NAND_OUT
GND
ADD17_18_EN
V
CC
V
CC
CLK_OUT
GND
GND
NAND_En
GND
RST
CLK
GNT
REQ
V
CC
GND
接收数据位0
接收数据位1
接收数据位2
接收数据位3
接收数据位4
接收数据位5
接收数据位6
接收数据位7
接收小区开始
接收使能控制
接收缓冲区为空
接收数据的同步时钟
传输同步时钟输入
传输数据的奇偶校验位
NAND输出链
启用或三态SR_A17和SR_A18
SAR_Clk除以3
NAND INPUT链
系统总线复位
总线时钟
从判优器总线授权信号
总线请求
8 17
2001年3月26日
