ICS8741004I
差分至LVDS / 0.7V微分PCI EXPRESS 抖动衰减器
初步
表1.引脚说明
数
1, 24
3, 22
4, 5
名字
nQA1 ， QA1
V
DDO
QA0 ， nQA0
产量
动力
产量
TYPE
描述
差分输出对。 LVDS接口的水平。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分频器复位
造成真正的输出Q [ AX： Bx的]变低和输出反相
NQ [斧： Bx的]变为高电平。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
PLL带宽投入。 LVCMOS / LVTTL接口电平。请参阅表3B 。
无连接。
模拟电源引脚。
下拉
频率选择引脚QAx / nQAx输出。
LVCMOS / LVTTL接口电平。请参阅表3C 。
核心供电引脚。
上拉
下拉
上拉
输出使能引脚QAx 。当HIGH ， QAx / nQAx输出功能。
当低时， QAx / nQAx输出处于高阻抗状态。
LVCMOS / LVTTL接口电平。见表3A 。
非反相差分时钟输入。
反相差分时钟输入。
电源接地。
上拉
输出使能引脚QBX 。当HIGH ， QBX / nQBx输出功能。
当低时， QBX / nQBx输出处于高阻抗状态。
LVCMOS / LVTTL接口电平。见表3A 。
频率选择引脚QBX / nQBx输出。
LVCMOS / LVTTL接口电平。请参阅表3C 。
固定精密电阻（ RREF = 475
）从这个引脚到地提供了
用于差分电流模式QB0 / nQB0时钟输出的基准电流。
差分输出对。 HCSL接口电平。
差分输出对。 HCSL接口电平。
6
MR
输入
下拉
7
8
9
10
11
12
13
14
15, 16
17
BW_SEL
nc
V
DDA
F_SELA
V
DD
OEA
CLK
NCLK
GND
OEB
输入
未使用
动力
输入
动力
输入
输入
输入
动力
输入
上拉/
下拉
18
19
20, 21
23, 24
F_SELB
IREF
nQB0 ， QB0
QB1 ， nQB1
输入
输入
产量
产量
下拉
注意：
上拉和下拉
是指内部输入电阻。参照表2 ，
引脚特性，
为典型值。
表2.引脚特性
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
k
k
IDT / ICS
PCI EXPRESS 抖动衰减器
3
ICS8741004BGI REV 。 B 2007年9月27日
