700MHZ ， FEMTOCLOCK
TM
VCXO BASED
SONET / SDH抖动衰减器
ICS843002I-41
特点
两个差分LVPECL输出
可选CLKX ， nCLKx差分输入对
CLKX ， nCLKx对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL或
单端LVCMOS或LVTTL电平
最大输出频率： 700MHz的
FemtoClock VCO频率范围：为560MHz - 700MHz的
RMS相位抖动@ 155.52MHz ，使用19.44MHz晶振
（ 12kHz至20MHz ） ： 0.81ps （典型值）
全3.3V或3.3V混合核心/ 2.5V输出工作电源
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
概述
该ICS843002I -41是一个构件
HiPerClocks 系列高性能时钟
HiPerClockS
来自IDT的解决方案。该ICS843002I -41是PLL
基于同步时钟发生器，它
用于SONET / SDH线路卡应用进行了优化
其中抖动衰减和频率转换是必要的。该
设备包含级联的两个内部PLL阶段
系列。第一阶段的PLL使用其进行了优化，一个VCXO
提供参考时钟抖动衰减和抖动是宽容，
并提供一个稳定的基准时钟的第二PLL的阶段
（通常19.44MHz ） 。第二个PLL阶段提供额外的
倍频（ 32倍） ，并且它保持低输出抖动由
使用低相位噪声FemtoClock VCO。 PLL倍频
比率从内部查找表使用设备的输入选择
选择引脚。该装置的性能和PLL乘法
比率被优化，以支持非FEC （非前向错误
更正） SONET / SDH应用率高达OC- 48
（SONET）或STM -16 （SDH） 。 VCXO的需要使用一个
外部的，廉价的可牵引的结晶。 VCXO的PLL使用的外部
这是用来优化锁相环无源环路滤波器组件
环路带宽和为给定的阻尼特性
线路卡应用。
ICS
该ICS843002I - 41包括两个时钟输入端口。每一个都可以
接受一个单端或差分输入。每个输入端口
还包括一个活动检测器电路，它报告的输入时钟
通过LOR0和LOR1逻辑输出引脚的活动。两
输入端口养活输入选择MUX 。 “无中断切换”是
通过适当的滤波器调谐完成。抖动传递和
漂移特性由环路滤波器调谐的影响，并
相瞬态性能是受到环路滤波器的影响
两个参考时钟之间的调谐和校准误差。
典型的ICS843002I - 41配置的SONET / SDH系统：
引脚分配
XTAL_OUT
XTAL_IN
R_SEL2
R_SEL1
R_SEL0
V
EE
nCLK1
CLK1
32 31 30 29 28 27 26 25
LF1
LF0
ISET
V
CC
CLK0
nCLK0
CLK_SEL
QA_SEL2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
CCA
QA
QA_SEL0
QA_SEL1
QB_SEL2
QB_SEL1
QB_SEL0
NQA
24
23
22
21
20
19
18
17
LOR0
LOR1
nc
V
CCO_LVCMOS
V
CCO_LVPECL
NQB
QB
V
EE
VCXO 19.44MHz晶振
环路带宽： 50赫兹 - 250Hz的
输入参考时钟频率的选择：
19.44MHz ， 38.88MHz ， 77.76MHz ， 155.52MHz ， 311.04MHz ，
622.08MHz
输出时钟频率的选择：
19.44MHz ， 77.76MHz ， 155.52MHz ， 311.04MHz ， 622.08MHz的，
高阻
ICS843002I-41
32引脚VFQFN
采用5mm x 5mm X 0.925毫米包体
套餐
顶视图
IDT / ICS
VCXO BASED SONET / SDH抖动衰减器
1
ICS843002AKI - 41 REV 。一2007年10月25日
