AMD
超前信息
对商业经营范围的开关特性（续）
超前信息
16兆赫
号
17
参数说明
异步输入脉冲宽度
LSYNC和PSYNC
所有其他
18
UCLK周期
VCLK周期
19
UCLK高时间
VCLK高时间
20
UCLK低电平时间
VCLK低电平时间
21
UCLK上升时间
VCLK上升时间
22
UCLK下降时间
VCLK下降时间
23
24
25
同步输出有效延迟
从VCLK兴衰
输入建立时间VCLK崛起
和秋季
输入保持时间为VCLK崛起
和秋季
注2
注2
注2
注2
注2
注2
注2
注2
注2
注2
注6
注6 ，第7
注6 ，第7
注5
4T
30
25
10
8
10
8
0
0
0
0
1
10
0
3
3
3
3
16
注5
4T
25
20
8
6
8
6
0
0
0
0
1
9
0
3
3
3
3
14
注5
4T
20
15
6
4
6
4
0
0
0
0
1
9
0
3
3
3
3
14
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
测试条件
1, 8
民
最大
20兆赫
民
最大
25 MHZ
民
最大
单位
注意事项：
1.所有输出驱动80 pF的，测量V
OL
= 1.5 V和V
OH
= 1.5 V.对于高容量：
A.添加1 ns输出延迟每15 pF的负载高达150 pF的总和。从最小延迟
PIAOE
to
PIACSx
0纳秒，如果
电容负载上的
PIACSx
等于或高于所述的电容负载上的
PIAOE 。
B.每25 pF的负载最多可添加1 ns输出延迟到300 pF的总和。
2. VCLK和UCLK可以驱动TTL逻辑电平。 UCLK必须绑高，如果是未使用的。
3. MEMCLK可以驱动100 pF的外部负载。
4. ID31 - ID0和IDP3 - IDP0采样于MEMCLK的上升沿对所有非DRAM存取，简单的DRAM存取，
和一个DRAM的页模式访问的第一访问。 ID31 - ID0和IDP3 - IDP0采样上的上升沿
CASx
所有
除外的一个DRAM的页模式访问的第一访问DRAM的页模式访问。 （参见图1-4 26-27页。 ）
A.适用于ID31 - ID0和IDP3 - IDP0简单的DRAM和访问的DRAM页模式访问的第一次访问。
B.适用于ID31 - ID0和IDP3 - IDP0 DRAM的页模式访问，除了一个DRAM的页模式访问的第一访问。
当ID31 - ID0和IDP3 - IDP0被采样
CASx ，
有需要的ID31 - ID0并没有额外的安装时间
IDP3 - IDP0当奇偶校验被启用。
5. LSYNC和PSYNC最小宽度为2位时代。的位时是内部视频时钟，它由下式确定的一个周期
在视频控制寄存器和VCLK的CLKDIV领域。
6.主动VCLK边缘依赖于视频控制寄存器的CLKI位。
7. LSYNC和PSYNC可以看作同步信号通过满足建立和保持时间，尽管同步
延迟仍然适用。
8.不支持MEMCLK作为输入选项（即MEMDRV引脚连接到GND） 。
9. INCLK驱动用CMOS输入电平。
10.当用户设定的TBO位时， INCLK期间必须不能大于该部分的工作频率。
11.对于25 MHz的一部分， INCLK = 20 ns最小（ 50 MHz的最大值）时， Turbo模式将被禁用。当启用Turbo模式，
INCLK = 30 ns最小（ 33 MHz的最大值） 。
24
Am29240微控制器系列
