T
CLK
LCLK
T
IN 'S
T
IN_H
LAD [ 23：0] （数据）的
异步
输入
T
GTA
LGTA
异步
输入
T
UPWAIT
LUPWAIT
输出信号
LA [2：0 ] / LBCTL / LCS [7：0 ]
LOE / LWE
LCKE/LSDA10/LSDDQM
LSDWE / LSDRAS / LSDCAS
LGPL [5：0 ]
T
OUT_S
T
out_H
T
ad_z
T
ad_s
T
AD_H
LAD [ 23：0]
T
ALE
拉莱
T
ale_h
图39.信号EMC （EMC PLL旁路; LRCC [ CLKDIV ] = 4）
表22. EMC时序参数（EMC PLL旁路; LRCC [ CLKDIV ] = 8 ）
参数
LCLK周期时间
输入设置到LCLK （除LGTA / LUPWAIT ）
从LCLK输入保持（除LGTA / LUPWAIT ）
1
LGTA有效时间
LUPWAIT有效时间
拉莱negedge到LAD （地址相）无效（地址
闩锁保持时间）
拉莱有效时间
输出设置从LCLK （除LAD [ 23 ： 0]和拉莱）
输出保持从LCLK （除LAD [ 23 ： 0]和拉莱）
符号
T
CLK
T
IN 'S
T
IN_H
T
GTA
T
UPWAIT
T
ale_h
T
ALE
T
OUT_S
T
out_H
民
40
8
-1
42
42
5
34
19
18
最大
–
–
–
–
–
–
–
–
–
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
SYMPHONY
TM
DSP56720 / DSP56721多核音频处理器， Rev.1号
46
飞思卡尔半导体公司
