DS80C410 / DS80C411网络微控制器与以太网和CAN
参数
数据浮动后
RD
（或P3.7
PSEN ）
高
ALE低到有效数据中
P0口的地址有效数据
In
端口2 ， 4 ， 6地址，端口4
CE或港口5 PCE为有效
DATA IN
ALE低（ RD或
PSEN ）
or
WR
低
P0口的地址为（ RD或
PSEN ）
or
WR
低
端口2,4地址，端口4 CE，
端口5 PCE ，以（ RD或
PSEN ）
or
WR
低
数据有效到
WR
过渡
数据保持后
WR
高
RD
低到地址浮
（ RD或
PSEN ）
or
WR
高
ALE
（ RD或
PSEN ）
or
WR
高
端口4 CE或端口5 PCE
高
注1 ：
注2 ：
注3 ：
注4 ：
注5 ：
符号
t
RHDZ
民
最大
t
CLCL
- 5
2t
CLCL
- 5
6t
CLCL
- 5
2t
CLCL
+ t
CLCH
- 19
（ 4乘C
ST
+ 1) t
CLCL
- 19
（ 4乘C
ST
+ 5) t
CLCL
- 19
3t
CLCL
- 19
（ 4乘C
ST
+ 2)t
CLCL
- 19
（ 4乘C
ST
+ 10)t
CLCL
- 20
3t
CLCL
+ t
CLCH
- 22
（ 4乘C
ST
+ 2)t
CLCL
+ t
CLCH
-
22
（ 4乘C
ST
+ 10)t
CLCL
+ t
CLCH
-
22
t
CLCH
+ 6
t
CLCL
+ 6
5t
CLCL
+ 6
单位
ns
t
LLDV
ns
t
AVDV0
ns
延长值
C
ST
（ MD2 ： 0 ）
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
C
ST
= 0
1 C
ST
3
4
C
ST
7
t
AVDV2
ns
t
LLWL
t
AVWL0
t
AVWL2
t
QVWX
t
WHQX
t
RLAZ
t
WHLH
t
CLCH
- 3
t
CLCL
- 3
5t
CLCL
- 3
t
CLCL
6.5
2t
CLCL
6.5
10t
CLCL
7
t
CLCL
+ t
CLCH
- 7
2t
CLCL
+ t
CLCH
- 7
10t
CLCL
+ t
CLCH
- 7
0
t
CLCL
- 5
2
CLCL
- 8
6t
CLCL
- 8
-2.5
t
CLCL
2.5
5t
CLCL
2.5
t
CHCl 3
-5
t
CLCL
+ t
CHCl 3
- 5
5t
CLCL
+ t
CHCl 3
- 5
ns
ns
ns
ns
ns
（注2 ）
6
t
CLCL
+ 6
5t
CLCL
+ 6
t
CHCl 3
+ 13
t
CLCL
+ t
CHCl 3
+ 13
5t
CLCL
+ t
CHCl 3
+ 13
ns
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
0 C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
C
ST
= 0
1
C
ST
3
4
C
ST
7
t
WHLH2
ns
交流电气特性假设50％的占空比为振荡器，振荡器频率
≤
在75MHz ，而不是100％生产
经过测试，但已经过设计有保证。
对于一条MOVX读操作时，在ALE的下降沿时，端口0是由一个弱闩锁保持，直到由外部存储器过载。
所有参数均适用于商用和工业温度的操作，除非另有说明。
CST是因为由CKCON寄存器的MD2 ， MD1和MD0位决定了延长周期值。吨
CLCL
, t
CLCH
, t
CHCl 3
是时候
与内部系统时钟相关联的周期和相关的外部时钟。见
系统时钟的时间周期
表。
特点与80pF的负载电容，除了P0口的所有信号，端口2 ， ALE ，
PSEN ， RD ，
和
WR
100pF电容。以下
信号，当配置为内存接口，还有一个特点100pF电容负载：端口4 （ CE0-3 ， A16 - A19 ） ，港口5.4-5.7
（ PCE0-3 ） ，港口6.0-6.5 （ CE4-7 ， A20 ， A21 ） ，端口7 （解复用模式A0 - A7 ） 。
在时序图中提及的XTAL ， XTAL1或CLK信号是帮助确定事件的相对发生，
不用于确定相对于外部时钟的绝对信号定时。
注6 ：
6 102
