DS33R41反向多路复用以太网映射器，集成四路T1 / E1 / J1收发器
同时发送和接收路径具有两个HDLC控制器。在HDLC控制器发送和接收，通过数据
成帧器块。的HDLC控制器可以被分配到任意的时隙，时隙组，一个时隙的一部分，
或FDL （T1），或萨位（ E1） 。每个控制器具有128位的FIFO ，从而减少处理器开销的量
来管理数据流需要。此外，内置的支持，减少所需的处理器时间手柄
SS7应用。
该集成收发器的底板接口提供发送和接收数据的方法
集成的以太网映射器在交错的8.192MHz的TDM （ IBO ）总线。弹性存储所需要的IBO
操作和管理滑移条件。
并行端口提供访问控制和所有收发的功能配置。诊断
功能包括环回， PRBS图形产生/检测，和16位循环式和环式代码
产生和检测。
8.1
处理器接口
在DS33R41的微处理器控制是通过微处理器端口的接口引脚来实现。该
8位并行数据总线可被配置为运行Intel或Motorola模式与两个MODEC [ 0:1 ]引脚。
当MODEC = 00 ，总线时序是在英特尔模式，如图14-9和图14-10 。当MODEC = 01 ，
总线定时是在摩托罗拉模式，如图14-11和图14-12 。该地址空间被映射
通过使用10个地址线A0 - A9 。不支持该处理器接口上复用模式。
片选（ CS）引脚必须被带到一个逻辑低电平进行读取和写入访问微处理器
以太网映射器的端口。该
CST
引脚必须被带到一个逻辑低电平进行读取和写入访问
集成的T1 / E1收发器，微处理器端口。在选择Intel时序，读（ RD ）和写（ WR ）
引脚被用于指示读操作和写操作，通过接口锁存数据。与摩托罗拉时机
选择时，读 - 写（RW ）引脚用于指示读操作和写操作，而数据选通（ DS）的销是
用于通过该接口来锁存数据。
中断输出引脚（INT ）是一个开放漏极输出，将经多个软件断言一个逻辑低电平
可屏蔽中断的条件。这个引脚通常连接到微处理器的中断输入。登记
图谱示于表12-1 。
35 333
