DP83848J
2.4 LED接口
该DP83848J支持可配置的发光二极管
（ LED ）的引脚配置链接和速度。该PHY
控制寄存器（ PHYCR ）为LED ，也可以
通过地址19h的选择，位[5]。
请参阅表3为LED模式选择DP83848J的。
sults在自动协商与10BASE -T半双工，
100BASE -TX ，半双工广告。
LED输出的自适应性质有助于简化
这种两用引脚潜在的实施问题。
.
LED_SPEED
表3. LED模式选择。 DP83848J
模式
1
LED_CFG[0]
（第5位）或（销33 ）
1
LED_LINK
LED_SPEED
AN1 = 1
2
0
275
2.2k
ON为开好以100Mb / s的
链接
关中为10Mb / s
闪烁
活动
VCC
AN0 = 0
275
ON为开好以100Mb / s的
链接
关中为10Mb / s
OFF为无
链接
在模式1 LED_LINK引脚指示的链路状态
的端口。在100BASE - T模式，建立链接的
输入结果收到幅度符合巾
PMD规范，这将导致内部产生
信号检测。 10 Mb / s的链路建立结果
至少有七个连续正常连接的接收
脉冲或有效的10BASE -T的数据包的接收。这
将导致LED_LINK的断言。 LED_LINK会
撤消AC根据链路损耗定时器作为试样
在田间IEEE 802.3规范。
在模式1 LED_LINK引脚将关断时无链接是
目前。
在模式2 LED_LINK引脚为ON ，表明链接是
好，闪烁表示活动是目前在任
发送或接收活动。
在DP83848J的LED_SPEED引脚指示10或100
港口Mb / s的数据速率。标准CMOS驱动器
在100Mb / s的运行操作时变为高电平。该
这种LED的功能独立于模式
选择。
由于这些LED引脚也用作表带的选项，则
LED的极性取决于引脚是否是
上拉或下拉。
2.4.1 LED
由于自动协商带选项分享LED
输出管脚，所需strap-外部元件
平与LED的使用必须以避免被认为是
争。
具体地说，当LED的输出被用于驱动所述LED
直时，输出驱动器的激活状态依赖
由V输入后，加电采样的逻辑电平
向上/复位。例如，如果所述AN输入通过电阻拉
然后低相应的输出将被设置为一个
高电平有效的驱动程序。相反，如果V输入是电阻
拉到高电平，则对应的输出将是config-
被保险作为活性低的驱动程序。
参阅图3为AN连接的一个例子， EX-
外部元件。在本实施例中，AN捆扎重新
图3.捆扎和LED加载示例
2.4.2 LED直接控制
该DP83848J提供了另一种选择，以直接控制
通过LED直接控制寄存器的LED输出
（ LEDCR ） ，地址18小时。该寄存器不提供
读访问到LED。
www.national.com
18
LED_LINK
