操作信息
输出频率配置
该MPC9850旨在提供常用
使用的频率中的PowerQUICC和PowerPC等
微处理器系统。
表3
列出配置
值，将产生的那些共同的频率。该
MPC9850可以产生许多其他频率的
可以在特定应用中是有用的。输出频率
(f
OUT
）的任一银行A或B银行可以通过计算
下面的等式。
f
OUT
= 2000 / N
其中f
OUT
是在MHz和N = 2 * CLK_X [0： 5]
这种计算的有效期为N个8到126的所有值。
注意到，N = 15的配置输入的变形情况
CLK_X [0： 4] 。以实现N = 15 CLK_X [0： 4]被配置为
00111或7 。
晶振输入操作
待定
电和MR经营
图2
限定了释放时间，最小脉冲
长度MR引脚。在MR释放时间是基于所述
电源是稳定的，并在V
DD
规格。看
表11
对于实际的参数值。该MPC9850可能
复位释放后配置和产出将保持稳定
对于使用后取得的锁定的指示。
V
DD
MR
t
reset_rel
t
reset_pulse
图二，操作
电源旁路
该MPC9850是一个混合模拟/数字产品。该
在MPC9850的架构支持低噪声信号
运行在高频下。为了保持其优异的
信号质量，所有的V
DD
引脚应被绕过
高频陶瓷电容连接到GND。如果
内部产生的切换的频谱频率
在电源引脚的噪音穿越一系列的共振点
个别旁路电容器，它的整体阻抗开始
看看电感，因此随着频率的增加而增加。
所示的并联电容器的组合确保了低
阻抗的接地路径存在频率远高于
噪声带宽。
V
DD
22
F
15
0.1
F
V
DD
MPC9850
V
DDA
0.1
F
图3. V
CC
电源旁路
MPC9850
4
高级时钟驱动器设备
飞思卡尔半导体公司
