ATA3742
5.轮询电路和控制逻辑
接收机被设计为消耗小于1mA时，因感信号从一个相应
响应变送器。这是通过轮询电路来实现的。该电路采用信号
路径定时的时间很短。在此期间，将位校验逻辑验证的存在下
有效的发射机信号。仅当检测到有效信号并在接收器保持激活和
将数据传送到所连接的微控制器。如果没有有效的信号存在时，接收器
处于休眠模式的大部分时间，导致低的电流消耗。这种情况被称为
轮询模式。在这段时间内连接微控制器被禁用。
的轮询逻辑的所有相关参数可以通过所连接的微控制器进行配置。
这种灵活性使用户能够满足规范中的电流消耗方面，系
统的响应时间，数据速率等。
关于连接线连接到微控制器的数目，接收机是非常灵活的。它
可以通过一个单一的双向线路进行任何操作，以端口保存到所连接的microcontrol-
不可测量，或者它可以由最多三个单向端口操作。
5.1
在数字电路的基本时钟周期
数字电路的完整定时和模拟滤波从一个时钟得到。
根据
图5-1第11页，
这个时钟周期T
CLK
从晶体振荡器产生
（ XTO ）在同一个分压器的组合。分频因子是通过在引脚上的逻辑状态控制
MODE 。如在部分所述
“RF前端”第4页，
晶体振荡器的频率
(f
XTO
）由RF输入信号定义（六
RFIN
），这也定义的工作频率
本地振荡器（六
LO
).
图5-1 。
基本时钟周期的产生
T
CLK
模式
分频器
:14/:10
f
XTO
16
L：美国（ 10 ）
H：欧洲（ 14）
DVCC
15
XTO
XTO
14
销方式现在可以按照所需的时钟周期T被置
CLK
. T
CLK
控制跟着
降脂应用相关的参数：
轮询电路的时序包括位检查
模拟的定时和数字信号处理
寄存器编程的时间
复位标记的频率
IF滤波器的中心频率（f
IF0
)
11
4900A–RKE–11/05
