电气规格
图4中。
计时状态
VND5050J -E / VND5050K -E
负载开路状态时序（无需外部上拉）
V
IN
I
OUT
＆ LT ;我
OL
V
OUT
＆ LT ; V
OL
负载开路状态时序（外部上拉）
V
IN
I
OUT
＆ LT ;我
OL
V
OUT
＆ GT ; V
OL
V
STAT
t
DOL （上）
t
POL
V
STAT
t
DOL （上）
输出坚持V
CC
V
IN
I
OUT
＆ GT ;我
OL
V
OUT
＆ GT ; V
OL
温度过高状态时序
T
j
＆ GT ;吨
TSD
V
IN
V
STAT
t
DOL （上）
t
DSTKON
V
STAT
t
SDL
t
SDL
表10 。
真值表
输入
L
H
L
H
L
H
L
H
L
H
L
H
产量
L
H
L
X
L
L
L
L
H
H
L
H
感（V
惩教署
=0V)
(1)
H
H
H
H
H
L
X
X
L
(2)
H
H
(3)
L
条件
正常工作
电流限制
过热
欠压
输出电压> V
OL
输出电流<我
OL
（1）如在V
惩教署
为高时， SENSE输出处于高阻抗，它的潜力取决于漏电流
和外部电路。
（2）状态引脚为低电平时的延迟等于tDSTKON后输入下降沿。
（ 3） STATUS引脚变为高配的延迟等于tPOL后输入的下降沿。
8/28
