SN74LS670
连接图DIP
（ TOP VIEW ）
V
CC
16
D
1
15
W
A
14
W
B
13
E
W
12
E
R
11
Q
1
10
Q
2
9
注意：
该Flatpak版本具有相同的
引脚（连接图）为
双列直插式封装。
1
D
2
2
D
3
3
D
4
4
R
B
5
R
A
6
Q
4
7
Q
3
8
GND
加载中
（注一）
引脚名称
D
1
– D
4
W
A
, W
B
E
W
R
A
, R
B
E
R
Q
1
– Q
4
数据输入
写地址输入
写使能（低电平有效）输入
阅读地址输入
读使能（低电平有效）输入
输出
高
0.5 U.L.
0.5 U.L.
1.0 U.L.
0.5 U.L.
1.5 U.L.
65 U.L.
低
0.25 U.L.
0.25 U.L.
0.5 U.L.
0.25 U.L.
0.75 U.L.
15 U.L.
注意事项：
一） 1 TTL单位负载（ U.L. ） = 40
m
一个HIGH / 1.6 mA低。
逻辑符号
12
14
13
5
4
W
A
E
W
W
B
R
A
R
B
E
R
11
15 1 2 3
D
1
D
2
D
3
D
4
Q
1
Q
2
Q
3
Q
4
10 9 7
6
V
CC
= 16 PIN
GND = 8 PIN
http://onsemi.com
249
