R

Platform Flash在系统可编程配置PROM

符号

描述

从CF ， CE或OE / RESET时， V EN_EXT_SEL保持时间

CCO

= 3.3V或2.5V

从CF ， CE或OE / RESET时， V EN_EXT_SEL保持时间

CCO

= 1.8V

REV_SEL设置时间为CF ， CE或OE / RESET当V

CCO

= 3.3V或2.5V

REV_SEL设置时间为CF ， CE或OE / RESET当V

CCO

= 1.8V

从CF ， CE ， OE或REV_SEL保持时间/ RESET当V

CCO

= 3.3V或2.5V

从CF ， CE ， OE或REV_SEL保持时间/ RESET当V

CCO

= 1.8V

XCF08P ， XCF16P ，

XCF32P

民

最大

–

–

–

–

–

–

单位

ns

ns

ns

ns

ns

ns

T

HXT

T

SRV

T

HRV

注意事项：

300

300

300

300

300

300

AC测试负载= 50 pF适用于XCF01S / XCF02S / XCF04S ; 30 pF对于XCF08P / XCF16P / XCF32P 。

浮法延迟测量5 pF的交流loads.Transition从稳态活性水平的测量± 200 mV的。

通过设计保证，未经测试。

所有AC参数测量V

IL

= 0.0V和V

IH

= 3.0V.

如果T

HCE

高< 2

s,

T

CE

= 2

s.

如果T

HOE

低< 2

s,

T

OE

= 2

s.

这是可能的最小

CYCO

。真正牛逼

CYCO

= T

CCDD

+ FPGA的数据建立时间。

例如：

在与V串行模式的XCF32P

CCO

在3.3V ，如果FPGA数据建立时间= 15 ns的，那么实际牛逼

CYCO

= 25纳秒15纳秒= 40纳秒。

8.使能CLKOUT信号之前的延迟开始计时数据从装置中依赖于时钟配置。延迟

前CLKOUT被启用，如果解压启用将增加。

可能需要9较慢的CLK频率选择，以满足FPGA的数据表设置时间。

10.当减压被启用时， CLKOUT信号变成受控时钟输出。当解压的数据是可用的， CLKOUT

will toggle at ½ the source clock frequency (either ½ the selected internal clock frequency or ½ the external CLK input frequency). When

解压缩后的数据不可用， CLKOUT引脚停放高。如果CLKOUT被使用，那么它必须从外部用4.7kΩ上拉大

拉至V

CCO

.

11.当发出JTAG CONFIG命令， PROM将推动CF低电平至少的T

HCF

最低限度。

1.

2.

3.

4.

5.

6.

7.

DS123 （ V2.9 ） 2006年5月9日

www.xilinx.com

32