R
Spartan-3系列FPGA系列：功能描述
D[0:7]
CCLK
RDWR_B
忙
2.5V
2.5V
V
CCO
银行4 & 5
V
CCAUX
V
CCINT
1.2V
V
CCO
银行4 & 5
V
CCAUX
V
CCINT
1.2V
Spartan-3
SLAVE
D[0:7]
CCLK
RDWR_B
忙
2.5V
CS_B
CS_B
PROG_B
DONE
4.7K
DONE
INIT_B
PROG_B
4.7K
M1
M2
M0
CS_B
Spartan-3
SLAVE
D[0:7]
CCLK
RDWR_B
忙
2.5V
CS_B
PROG_B
DONE
M1
M2
M0
2.5V
INIT_B
GND
INIT_B
GND
DS099_24_041103
注意事项：
1.有使用DONE线两种方式。首先，可以设置在BitGen选项DriveDone到"Yes"只在最后的FPGA
在上面所示的链被配置为（或在单个FPGA作为可能的情况）。这使得DONE引脚驱动
高;因此，没有上拉电阻是必要的。 DriveDone设为"No"为链中的剩余的FPGA。其次，
DriveDone可以设置为"No"所有的FPGA。然后，所有做线是漏极开路，并要求所示的上拉电阻
灰色的。在大多数情况下， 3.3KΩ之间的一个值到4.7KΩ就足够了。然而，当使用同步DONE与长
链的FPGA ，累积电容，可能需要较低的电阻值（例如，降低到330Ω ） ，以便确保一个上升
在一个时钟周期时间。
2.如果FPGA使用不同的配置数据文件，首先断言一片FPGA的CS_B将它们配置顺序
断言其它FPGA的CS_B 。
3.有关如何使用3.3V的信号和电源对FPGA进行编程的信息，请参阅
3.3V耐压配置界面。
图21：
连接图从并行配置
DS099-2 （ V1.3 ） 2004年8月24日
初步产品规格
www.xilinx.com
35
