Spartan-3系列FPGA系列：功能描述
R
表17 ：
对于可变相位模式信号
信号
PSEN
(1)
PSCLK
(1)
PSINCDEC
(1)
PSDONE
方向
输入
输入
输入
产量
描述
启用PSCLK可变相位调整。
时钟同步相位偏移调整。
递增和递减的相位调整之间进行选择。它被同步到
PSCLK信号。
变高，表明当前阶段的调整已经完成， PS成分是
准备好下一阶段的调整要求。它被同步到PSCLK信号。
注意事项：
1.可以编程该输入为任何一个真实或反转极性
可变相位模式
在“可变相位”模式动态调整细
随着时间的推移相移利用三个输入到PS康波
新界东北，即PSEN ， PSCLK和PSINCDEC ，如在限定
表17 。
只是下面的设备配置， PS成分ini-
tially决定了T
PS
通过评估公式（4）的
分配给PHASE_SHIFT属性值。然后
动态调整的相移，使用这三种输入PS
以增加或减少的微细的相移。
PSINCDEC同步到PSCLK时钟信号，
这是通过认定的PSEN启用。它是可以驱动
该PSCLK输入与CLKIN的信号或任何其它时钟
信号。相位调整请求输入如下：
对于每个PSCLK周期PSINCDEC是高时，PS
组件CLKIN周期的T增加了1/256
PS
。同样，
对于每个启用的PSCLK周期PSINCDEC为低时，
PS成分减去T A CLKIN周期的1/256
PS
.
该相位调整，可能需要多达100 CLKIN
循环加三PSCLK周期生效，在这
表18：
状态逻辑信号
信号
RST
STATUS [ 7 ： 0 ]
锁定
方向
输入
产量
产量
点输出PSDONE变高一个PSCLK周期。
此脉冲表示将PS组件完成的
本调整而现在已准备好用于下一个请求。
断言复位（ RST ）的输入，返回T.
PS
到其原始
转变的时间，这是由PHASE_SHIFT属性决定
值。在该组波形的
图17C
说明
在变量CLKFB和CLKIN之间的关系
相位模式。
状态逻辑组件
状态逻辑组件，不仅对报告的状态
在DCM中，还提供了重置DCM至的手段
初始的工作状态。与桩号相关的信号
土族逻辑元件被描述
表18 。
作为一项规则，复位（ RST ）的输入只有在CON-断言
搞清楚该设备或改变CLKIN频率。一
DCM复位不影响属性值（例如，
CLKFX_MULTIPLY和CLKFX_DIVIDE ） 。如果不使用， RST
必须连接到GND 。
的8比特的状态总线的定义在
表19 。
描述
一种高重置整个DCM其初始上电状态。初始化DLL抽头延迟
零。设置锁定输出低。这个输入是异步的。
在状态总线上的位的值提供了关于DLL和PS的状态信息
手术
表示该CLKIN和CLKFB信号在相位通过转到高。这两个信号
是乱相时低。
28
40
www.xilinx.com
DS099-2 （ V1.3 ） 2004年8月24日
初步产品规格
